Verilog代码。注册成功，对FPGA的使用标准单元库…

说明：  从github下载的，能够参考设计AXI4的协议接口(AXI4 Verilog template)

Very good info. for RS-232 echo VHDL code .

build a tv box on fpga cyclone 2

利用fpga实现的DDS，可输出正弦波，输出频率可调-FPGA realization of the use of DDS, sine wave output, output frequency adjustable

应用背景这是一个监控摄像头项目实施方使用FPGA OV7670，基于Wiki的OV7670仓鼠实施。基本的基本面都归功于这一实施；关键技术虽然在结构上相似，但他们在完全不同的系统上工作。为此，我使用80x60框架和使用VGA显示，拉伸，和时间是不同的。这是由于在硬件上可用的内存。采用3.3V电源，相机工作但颜色是有点扭曲。这是强烈建议3Vs使用最多。目前还存在一个监控摄像头的模式，该项目的附加工作正在进行中。现在，这个附加的状态只是部分地实现。在进行所有的代码提供，但只会使用Quartus类似的系统工作。正常捕获模式： ； ； ；30fps，12bit RGB，80x60生存模式，例如： ； ； ；30fps，12bit RGB，上半部分发挥正常，下半部分保存框架。生存模式，显示运动： ； ； ；30fps，12bit RGB，与之，与之，上半部甚至：展示什么游戏和，上半奇：显示保存的帧并在下半部分：显示被保存的帧 ； ； ；绿色像素：显示运动（由于γ车）

VHDL 2FSK调制解调器各部分的原理与代码(The principle and code of each part of the VHDL 2FSK modem)

FIR滤波器的VHDL语言实现-The implement of FIR Filter based on VHDL

一个用Verilog编写的编帧、解帧及码速匹配的程序，相当经典-Verilog prepared with a series of frames, frames and solutions yards speed matching procedures, rather classic!

利用VHDL语言设计一个分频器，输入为CLK,输出分别为CLK1、CLK8、CLK256、 CLK1024-The use of VHDL language design a divider, input CLK, the output respectively, CLK1, CLK8, CLK256, CLK1024

FFT的MATLAB实现。非常完整的实现FFT过程，速度很快。(The FFT in MATLAB. Contains more than one source, the FFT process. Learning Reference essential)