登录
首页 » VHDL » 有业主从PCI PCI、PCI目标是开源的,是项目的发展。

有业主从PCI PCI、PCI目标是开源的,是项目的发展。

于 2022-06-15 发布 文件大小:2.59 MB
0 166
下载积分: 2 下载次数: 1

代码说明:

内有一PCI 主 和PCI从,PCI TARGET 都是公开代码的,是工程文件,有仿真工程,使用说明。觉得好的就推荐一下。 本PCI_HOST目前支持: 1、 对目标PCI_T进行配置; 2、 对目标进行单周期读写; 3、 可以工作在33MHZ和66MHZ 4、 支持目标跟不上时插入最长10时钟的等待。 ALTERA的PCI竟然收费的!!!软件里面调试仿真了半天,终于调通了,到了下载就突然弹出窗口说包含了有限制的IP CORE,是限制使用的-There is a PCI from PCI proprietors, PCI TARGET is open source, is the project document, there is simulation project, for use. Feel good about the recommendation. The PCI_HOST currently supports: 1, on the target configuration PCI_T 2, on the target for single-cycle read and write 3, can work in the 33Mhz and 66MHZ 4, to support the goals behind to insert a maximum of 10 clock hours of waiting. ALTERA the PCI even charges! ! ! Inside simulation software debugging for a long time, and finally had transferred to the download on the sudden pop-up window that contains a limited IP CORE, is to restrict the use of

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Driver-for--Agilent
    本程序用以驱动安捷伦频谱仪和脉冲信号发生器,以产生格雷码波形。(It is aim to driver the PSG and ESA to generate Golay.)
    2013-01-17 15:28:20下载
    积分:1
  • 量化核心的FPGA实现
    应用背景转换后的8´8块现在由64个DCT系数。第一个系数F(0,0)是直流分量和其他63个系数交流元件。直流分量F(0,0)是基本和64像素输入8´8像素块乘以缩放因子(1 / 4)C(0)C(0)= 1 / 8如图3为(美国,五)。和公司;及;及;及;及;及;及;及;及;压缩过程中的量化的变换系数。每一个64个DCT系数进行均匀量化。64量化步长对64个DCT系数量化参数形成一个8´8量化矩阵。每个在量化矩阵中的元素是1和255之间的整数。每个DCT系数F(u,v)除以相应的量化步长参数q(u,v)在量化矩阵,并将其为最近的整数:关键技术量化过程在JPEG图像压缩的关键作用。它是消除在原始图像中出现的高频率的过程。我们这样做,是因为这样的事实,眼睛是更敏感的低空间频率比更高的频率。这是通过除以值在高具有较大值的向量(更高频率的振幅)的索引比的值除以较低的频率的幅度。的在量化表中更大的值是由这个引入的更大的错误有损过程,视觉质量越小。和公司;及;与;与;与;与;与;与;与;与;与;事实是,在大多数图像中的颜色变化缓慢从一个像素到另一个。所以,大多数图像将有少量的高细节,少量的高空间频率,并拥有大量的图像信息中包含的低空间频率。
    2022-12-21 07:30:04下载
    积分:1
  • Turbo编码器
    第 2 章LUT-日志-BCJRARCHITECTUREConventionalLUT-日志-BCJR 体系结构的能量消耗不通过简单 reducingtheir 时钟频率和吞吐量大大减少。这促使我们新型建筑便开始步入 ACS 基础电路系统是专门为了在具有最少的硬件复杂度,因此较低的能耗。< 跨度 style="font-size:12.0pt;line-height:150%;font-family:""> 我们验证我们的体系结构的前提下的 LTE turbo 译码,并表明它具有订单 ofmagnitude 更低的芯片面积,因此节能降耗的 state-of-the-artLUT-Log-BCJR 实现了 71%。我们的方法与先进的马克斯-日志-BCJRimplementations 相比,便于整体能耗的在 58 米以上的传输范围减少了 10%。
    2022-07-17 01:46:12下载
    积分:1
  • 41_eth_ddr3_lcd
    说明:  “基于 ROM 的 LCD图片显示实验 ”中利用 FPGA 片上存储资源存储图片,并通过 LCD接口将图片显示到 LCD屏幕上。但是由于 FPGA 片上存储资源有限,只能存储分辨率较小的图片(In the experiment of LCD image display based on ROM, FPGA on-chip storage resources are used to store pictures, and the pictures are displayed on LCD screen through LCD interface. However, due to the limited on-chip memory resources of FPGA, it can only store images with smaller resolution)
    2021-03-21 00:33:00下载
    积分:1
  • RTL8369-design-kit-v3_5
    RTL8369开发资料,包括手册,图纸,Layout说明等等(RTL8369 development information, including manuals, drawings, Layout Guide.)
    2014-12-07 13:04:30下载
    积分:1
  • exercise3
    用verilog实现dsp与Fpga接口的同步设计,其功能包括读写操作及四个功能模块,采用两个fifo实现不同时钟域的地址与数据的转换,在quartus ii11.0环境下运行,运行此程序之前需运行将调用fifo。(Dsp using verilog achieve synchronization with Fpga interface design, its features include read and write operations and four functional modules, using two different clock domains to achieve fifo address and data conversion in quartus ii11.0 environment to run, run this program required before running calls fifo.)
    2013-08-30 11:12:09下载
    积分:1
  • 400rdm
    用于FPGA的学习,大家值得借鉴,可以好好学习一下(this is for fpga and you can use this.)
    2020-06-16 15:20:02下载
    积分:1
  • Writing-Testbenches
    这是一本FPGA仿真验证的经典丛书,可以从中学习到如何编写系统的testbench,也可以是IC设计中FPGA原型验证编写系统及testbench的经典书籍。((Kluwer) Writing Testbenches Functional Verification of HDL Models.pdf)
    2015-06-20 13:39:06下载
    积分:1
  • polar_encoder_1024 (1)
    该部分的主要功能是完成基于FPGA的polar码编码。(The main function of this part is to complete the FPGA-based polar code coding.)
    2021-01-10 16:58:50下载
    积分:1
  • 这是一个fft的IP核,安装要求为quartus6.0以上。解压安装后可在quartus里例化使用,元件主要为cyclone和stratix,最大支持1024点...
    这是一个fft的IP核,安装要求为quartus6.0以上。解压安装后可在quartus里例化使用,元件主要为cyclone和stratix,最大支持1024点的转换。
    2022-01-28 08:13:42下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载