登录
首页 » Verilog » 数字信号处理的FPGA实现代码

数字信号处理的FPGA实现代码

于 2022-06-13 发布 文件大小:48.31 kB
0 165
下载积分: 2 下载次数: 1

代码说明:

这是Uwe Meyer-Baese先生的代码,我有全部的代码,如果有人需要的话,可以联系我。haozix521@gmail.com

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • anjian_xd
    说明:  Verilog实现按键消抖,工程,已下板验证通过。(Verilog achieves keystroke jitter elimination. The project has been validated on the lower board.)
    2020-06-19 10:40:02下载
    积分:1
  • ISARCSSim_dr
    基于CS的一维距离像(HRRP)及FFT成像对比(CS-based HRRP and FFT HRRP)
    2021-01-13 19:58:49下载
    积分:1
  • VGA_FPGA
    基于FPGA的VGA控制器,可在屏幕显示彩色条纹(A vga controller based on FPGA)
    2014-08-15 21:35:07下载
    积分:1
  • 基于FPGA的16QAM的设计
    设计了基于FPGA的16QAM的设计方法。包括调制和解调。
    2022-07-28 00:38:15下载
    积分:1
  • APB总线slave
    完成APB slave 的单次寄存器读写控制,相同时终域完成,简单操作
    2023-05-06 10:10:04下载
    积分:1
  • frame_syn
    通信系统中数据的传输以帧为单位,在FPGA中帧头检测是通信系统中的一部分,该程序实现了FPGA中帧头的检测。(Transmission of data in a communication system in units of frames, the frame header is detected in the FPGA part of the communication system, the realization of the frame header is detected in the FPGA.)
    2014-08-27 16:02:54下载
    积分:1
  • DDR SDRAM控制器verilog代码及中文说明文档
    本应用指南描述了在 Virtex™-4 XC4VLX25 FF668 -10C 器件中实现的 DDR SDRAM 控制器。该实现运用了直接时钟控制技术来实现数据采集,并采用自动校准电路来调整数据线上的延迟。DDR SDRAM 器件是低成本、高密度的存储资源,在很多存储器供应商处均可获得。本设计使用 SDRAM 器件和 DIMM 开发而成。
    2023-01-24 23:25:04下载
    积分:1
  • DDS_DAC_Output
    说明:  本工程使用A7系列FPGA产生DDS,用DAC0832进行正弦电压输出(In this project, A7 series FPGA is used to generate DDS, and DAC0832 is used for sinusoidal voltage output)
    2019-05-06 10:05:10下载
    积分:1
  • spi_slave
    FPGA实现SPI接口的从机功能,接收和发送全双工运行,接收到的数据以八位LED灯显示(FPGA to achieve the SPI interface the machine function, receive and send full-duplex operation, the received data to eight LED lights)
    2021-01-07 19:28:52下载
    积分:1
  • SD_rtl
    用verilog实现sd卡读写,亲测可用(Implementation of SD card read and write with Verilog)
    2020-12-27 21:49:02下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载