登录
首页 » VHDL » vhdl classic example

vhdl classic example

于 2022-06-02 发布 文件大小:176.33 kB
0 158
下载积分: 2 下载次数: 1

代码说明:

vhdl经典实例――信号灯控制,入门者必须掌握-vhdl classic example-- to control lights, beginners must master

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 软件开发环境ISE 7.1i仿真环境:ModelSim SE 6…
    软件开发环境:ISE 7.1i 仿真环境:ModelSim SE 6.0 1. 这个实例实现通过ModelSim工具实现一个具有“百分秒,秒,分”计时功能的数字跑表; 2. 工程在project文件夹中,双击paobiao.ise文件打开工程; 3. 源文件在rtl文件夹中,paobiao.v为设计文件,paobiao_tb.tbw是仿真测试文件; 4. 打开工程后,在工程浏览器中选择paobiao_tb.tbw,在Process View中双击“Simulation Behavioral Model”选项,若正确安装ModelSim,系统将自动打开ModelSim进行行为仿真,运行仿真即可得到仿真结果。-Software development environment: ISE 7.1i simulation environment: ModelSim SE 6.01. Realize this instance through the ModelSim tool realize a
    2022-02-19 23:39:17下载
    积分:1
  • 以前学习VHDL语言时做的一个电子闹钟程序,可以实现时,分,秒的计时以及定时,校时,闹钟,整点报时的功能。...
    以前学习VHDL语言时做的一个电子闹钟程序,可以实现时,分,秒的计时以及定时,校时,闹钟,整点报时的功能。-VHDL language before learning to do procedures in an electronic alarm clock, you can realize hours, minutes and seconds of time and from time to time, school time, alarm clock, the whole point timekeeping function.
    2022-05-06 21:47:35下载
    积分:1
  • Altera company s FPGA using VHDL to the development, use quartus2 9.0 software E...
    使用altera公司的FPGA进行VHDL开发,使用quartus2 9.0 软件在EP1C3T144C8开发板上实现跑马灯输出。-Altera company s FPGA using VHDL to the development, use quartus2 9.0 software EP1C3T144C8 Development Board to achieve ticker output.
    2022-02-02 20:51:33下载
    积分:1
  • 入门,verilog语言,实现字符型液晶1602的显示,及按键控制
    入门,verilog语言,实现字符型液晶1602的显示,及按键控制-verilog
    2022-07-19 01:27:34下载
    积分:1
  • This is an 16 bit adder using vhdl
    实现十六位加法器,是书籍上配套的应该可用-This is an 16 bit adder using vhdl
    2023-09-07 11:05:03下载
    积分:1
  • verilog 编写基于SRAM(CY7C1041)的代码
    verilog 编写基于SRAM(CY7C1041)的代码-Verilog prepared based on the SRAM (CY7C1041) code
    2022-07-05 00:16:39下载
    积分:1
  • Design-Compiler-Reference
    dc的应用规范,以及一些基础的操作指导,注意事项等(dc application specification, as well as some basic instructions, precautions, etc.)
    2013-08-13 11:14:47下载
    积分:1
  • 220model
    quartus 的220model 与 altera mf的库 用于fpga的modelsim仿真过程中添加到工程里面(the libary of 220 model and altera mf when we simulate the fpga project by modelsim)
    2020-07-04 11:00:01下载
    积分:1
  • VHDL
    VHDL上百实例 包括 ADDER LATCH FIPPER AND ETC..(VHDL hundreds of examples, including ADDER LATCH FIPPER AND ETC ..)
    2010-11-22 05:15:29下载
    积分:1
  • Input_filter
    Module for filtering input digital signal
    2015-03-05 16:53:07下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载