登录
首页 » VHDL » 全部通过,是我的精心设计,完全满足初学者的要求。

全部通过,是我的精心设计,完全满足初学者的要求。

于 2022-05-29 发布 文件大小:1.73 kB
0 153
下载积分: 2 下载次数: 1

代码说明:

全部通过,是我的精心设计,完全满足初学者的要求。-all passed, I was carefully designed, fully meet the requirements of beginners.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • dct01
    Verilog编写的串口通讯下解码状态机(Verilog serial communication prepared under the decoder state machine)
    2011-01-17 02:40:41下载
    积分:1
  • DDC
    说明:  数字下变频verilog实现,项目中常用模块(apply the digital down frequency in my project)
    2020-12-08 11:29:20下载
    积分:1
  • Verilog keyboard input program for led lights display
    verilog 键盘输入程序,用于led灯的显示-Verilog keyboard input program for led lights display
    2023-01-08 14:55:03下载
    积分:1
  • fpga clock design, the information is better, for your reference, non
    fpga clock 设计,资料较好,供大家参考,非商用目的哦-fpga clock design, the information is better, for your reference, non-commercial purposes Oh
    2022-10-20 15:50:02下载
    积分:1
  • suijitu
    matlab随即图设计程序,应该比较有用,希望能申请会员成功吧。。(matlab then drawing design program)
    2013-04-25 10:49:07下载
    积分:1
  • 讲解用FPGA及其他芯片组成视频处理的电路设计和PFGA的程序的实现...
    讲解用FPGA及其他芯片组成视频处理的电路设计和PFGA的程序的实现-Explain the use of FPGA and other video processing chips of the circuit design and FPGA realization of the procedure
    2022-06-12 17:12:42下载
    积分:1
  • 1024
    1024点FFT快速傅立叶变换,(vhdl代码)-1024-point FFT vhdl
    2022-04-25 16:04:00下载
    积分:1
  • xapp265
    High-Speed Data Serialization and Deserialization(840 Mb/s LVDS) for xilinx fpga
    2010-03-16 16:25:41下载
    积分:1
  • VHDL开发的计数器。源程序不复杂,应该都能看懂。最重要的注意:是时序问题
    VHDL开发的计数器。源程序不复杂,应该都能看懂。最重要的注意:是时序问题-VHDL development of the counter. Source code is not complicated, should be able to understand. The most important Note : Timing is the issue
    2022-05-14 00:07:18下载
    积分:1
  • TLC5510
    TLC5510的驱动程序,采用Verilog语言编写(TLC5510 driver, the use of Verilog language)
    2020-08-13 21:38:29下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载