VHDL语言写的波形发生器和sine波形发生器

从历史上看制定，以确保邮件上，保密今天加密是信息的使用更广泛禁止访问或修改敏感数据和确保保密的计算机应用程序，所以密码学是一门研究的科学方面的科学这些技术 （加密和密码） 和它本质上基于算术 [1]。加密自成立以来，技术已发展: 现代加密使用的现代计算机的能力。自由计算机处理的数据只是作为数字 （比特）替换和换位方法仍然是但现在仅用于两个主要因素 （0 和 1）。因此，加密已适应我们时代的进步通过放弃现代方法的老方法。越来越多地使用数字图像的加密之后的演变中的通信技术数字世界，这就需要安全付费电视、 像医学成像系统的传输保密视频会议、 等 [2]。很多的加密算法出现以确保如 DES，RSA 等信息的编码。然而，这些加密方案似乎不理想对图像应用中，由于某些固有特征图像 （如数据容量和冗余量大，其中是烦恼的传统加密 [3]。此外，这些加密方案上需要额外的操作，压缩的图像数据，从而要求长计算时间和高的计算能力。提出了 RC5 和 RC6 块密码进行加密通过使用简单的算术运算符的信息，数据依赖的旋转。两个两个的分组密码算法是由 RSA 安全 (RC5 夏莱维斯特设计在 1995 年和 1998 年的 RC6） [4] [5]。"钢筋混凝土"首字母缩写词代表"Ron 的代码"或"Rivest 的密码"。它具有有一个数据块"w"，大量的优势舍入"r"和密钥长度"b"变量。

it is a matrix library. it is needed for fir fier.

应用背景在本文中，我们提出了一种新的FPGAAES的S盒的利用高性能的实现减少素数的残留。这个该设计在Xilinx Virtex-5实现xc5vlx50 FPGA器件。目的是使用一种新的基于查找表的条目集渣盒素数。减少残留素S盒数量增加了更多的混乱，AES的整个过程算法，使其更复杂，并提供进一步抵抗攻击。我们的实现达到了3.09 Gbps的吞吐量，共采用了1745片一个Virtex-5 FPGA。关键技术AES的应用减少了素数剩余的设计基于S盒是用VHDL语言实现一个Xilinx Virtex-5 xc5vlx50（包：ffg676，速度等级：3）使用FPGA设计工具ISE 9.2i。表4FPGA实现结果表明AES减少残留的素数的S盒。它介绍了Xilinx公司的FPGA器件选择的目标，加密吞吐量实现，定时报告和整体设备利用率。

用MSP430进行压力测试，完成数据的分析(with msp430 to continue on press test.to complete about the anlysys about data)

一种基于FPGA的CPU设计-FPGA-based CPU design ........

DDR2 SDRAM 控制器的FPGA实现-DDR2 SDRAM controller FPGA to achieve

DW8051单片机的设计，用HDL设计，详细的HDL设计-DW8051 microcontroller design, HDL design, detailed design of the HDL

4. If a modified source code is distributed, the original unmodified -- source code must also be included (or a link to the Free IP web -- site). In the modified source code there must be clear -- identification of the modified version.-4. If a modified source code is distributed, the original unmodified-- source code must also be included (or a link to the Free IP web-- site). In the modified source code there must be clear-- identification of the modified version.

FPGA VERILOG 用DCFIFO实现 跨时钟域的数据传输，已验证，直接可用-FPGA VERILOG using DCFIFO realize cross-clock domain data transfer, has been verified, directly available

this is verilog code for designing ALU in fpga.