网站首页

altera嵌入式设计大赛文章，车载cots设计实现

于 2022-05-20 发布文件大小:706.00 kB

 0  238

下载积分: 2 下载次数: 1

我要下载

代码说明：

altera嵌入式设计大赛文章，车载cots设计实现-Embedded Design Contest altera article, cots Car Design

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

用verilog实现FSK调制，称为IP核来实现模块…
用Verilog实现FSK调制，调用IP核实现正弦余弦的调制-Verilog implementation using FSK modulation, called IP core to achieve the modulation sine cosine

2022-03-15 17:40:05下载

积分：1
Based on the VHDL language for selecting the three sequences, you can have a cyc...
基于VHDL语言的3级序列的产生，可以循环产生周期为7的m序列 -Based on the VHDL language for selecting the three sequences, you can have a cycle for cycle 7 m sequence

2023-08-16 17:00:04下载

积分：1
uart
实现与电脑端串行数据发送与接收，波特率为9600(Realize serial data sending and receiving with the computer terminal)

2017-10-04 01:30:01下载

积分：1
Verilog_SimpleCalculator-master
这是一个计算器的Verilog代码，可实现加减乘除等基础功能(calcultor for you to do some reserches.)

2017-12-24 10:24:59下载

积分：1
qiangdaqi
本程序为四路抢答器verlog HDL语言工程实例。(This program is four Responder verlog HDL language engineering examples.)

2013-10-30 14:48:21下载

积分：1
fpga0023202323
FPGA时序分析说明。对于高速时钟设计中的时序分析与约束有帮助(FPGA,TIME)

2010-11-01 15:49:34下载

积分：1
ad0809
adc0809 转换，verilog代码(adc0809 conversion, verilog code)

2020-12-21 11:09:08下载

积分：1
2022-12-14 10:50:03下载

积分：1
microsemi
说明： microsemi的Libero IDE 软件内部IP核详解(Microsemi's Libero IDE software internal IP kernel details)

2021-03-31 10:09:09下载

积分：1
Verilog代码转换到AHB总线APB
verilog code for apb to ahb convert

2023-04-27 12:35:03下载

积分：1

696516资源总数
106914会员总数
0今日下载

altera嵌入式设计大赛文章，车载cots设计实现

0 个回复

热门标签

热门下载