VHDL的初学者可以参考此VHDL加法器，相信会给你带来不小的收获...

d5m的DE2驱动Verilog HDL (d5m driven on DE2 by Verilog HDL )

A latch3 written in VHDL.

应用背景当你按下一个按钮有一个反弹的效果，因为金属零件连接另一个按钮是不理想的，导致一个读错误的微控制器。如果我们有一个按钮，打开或关闭一个LED，如果我们不实施反弹跳过滤器（软件或硬件）将不准确的击键。有时apretará和LED不行动。关键技术软件解决方案是基于实现代码过滤按键最少x毫秒是不稳定的，所以我们知道什么是对的和别人接触是不考虑

用VHDL语言设计篮球24秒可控计时器功能说明：1.具有24秒计时、显示功能；              2.设置外部按键，完成清零、暂停、恢复控制；              3.24秒倒计时，时间间隔为1s；               4.时间到后发出报警信号，并在3s后解除。

闹钟设计，VHDL，源代码。闹钟设计，VHDL，源代码。(Alarm clock design, VHDL, the source code.)

基于FPGA的多电平载波移相SPWM方法实现(theCarried-Phase-shift SPWM method of Multi-Level converter based on FPGA)

FPGA来实现数据采集，AD采用TI公司的THS1206，高速并行AD，内含16字FIFO，降低硬件复杂度。(FPGA to realize data acquisition, AD using TI company s THS1206, high-speed parallel AD, containing the 16-character FIFO, to reduce hardware complexity.)

DE2 altera board vhdl design

FPGA 设计的四种常用思想与技巧-FPGA design ideas and techniques used in four

这是使用systemgenerator的一个入门程序和范例使用matlab和system generator共同实现，并配有教学文档，清晰简单，易懂(This is an entry using systemgenerator procedures and examples using matlab and the system generator together to achieve, and with a teaching document, clear and simple and easy to understand)