i2c 协议

DAC0832的Verilog代码，适用于与ADC0809同时学习，效果明显！(DAC0832 Verilog code, applicable at the same time with ADC0809 learning, the effect is obvious!)

FPGA流水线设计的资料，可以作为学习FPGA开发并行操作的一个经典教材，具有很好的指导作用。(FPGA pipeline design information can be developed as a learning FPGA parallel operation of a classic textbook, has a good guide.)

用DE0开发板实现电话计费器，基本功能：可设置通话模式，能初始化话费余额，拨动开关可进入通话模式，并根据通话时间和相应通话模式扣除相应的费用。通话过程中能够通过开关切换显示通话时间和话费余额，并可暂停通话。压缩包里有详细的WORD文档的说明，包括波形仿真和DE0的引脚功能介绍。(Implemented by DE0 board telephone billing, basic function: to set the call mode, you can initiate credit balance, toggle switch into the talk mode, and deduct the cost of a call based on call time and the corresponding mode. Call talk time and can be displayed by switching credit balance, and mute. Compression bag has a detailed description of WORD documents, including the waveform simulation and DE0 pin function description.)

bpsk qpsk 16qam 64qam的constellation(bpsk qpsk 16qam 64qam constellation)

vhdl 实现fpga 闪灯控制 流水线闪灯 还用signalTAP进行检测，给初学者参考(vhdl fpga flash control lines to achieve flash is also used signalTAP testing, to advanced users)

32bit floating point addition

基于 Xilinx FPGA，verilog 源代码，DDR3 SDRAM 控制。此程序分布在希望它有用，但没有任何担保; 你可以下载代码，并使用它自由。希望它能帮助你。谢谢你在检查。

class diagram diagram for AIRS

6位密码锁，密码锁控制器是硬件与软件的结合。根据设计要求，决定以FPGA芯片和VHDL语言设计此电子密码锁(6 locks, the lock controller is a combination of hardware and software. According to design requirements, the decision to the FPGA chip and VHDL design electronic locks)

应用背景本此代码实在课题研究中驱动某个外设模块，在驱动中命令的外设状态的读写遵守IIC总线传输协议，但是由于该外设的命令和寄存器状态以字为单位，一般情况的IIC总线是实现的是8位数据的读写，在这需要的16位数据的读写，由此写出的此代码。关键技术一般情况下的IIC总线传输协议的写操作是先写设备地址然后等待设备的应答ACK信号，然后在写写操作寄存器的地址，然后等待ACK应答信号，然后再写入需要传输的8位数据，在这个代码中我们实现的是16位数据的写操作，所以前两步的操作中是一样的，最后写数据的操作是有变化的。读操作同上，只是多了一步Re-Start的过程