登录
首页 » Verilog » DES 硬件实现

DES 硬件实现

于 2022-05-13 发布 文件大小:36.64 kB
0 174
下载积分: 2 下载次数: 1

代码说明:

AES的Verilog实现源码,速度还可以,s盒使用case实现的,testbench的测试数据有2百多,已经过验证。在DC 下跑到800mHZ.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • adc_cfg
    说明:  adc器件ads62p49配置代码,已在工程中验证可用(Temperature sensor DS18B20 parses the code, has verified the ADC device configuration code, has been verified available)
    2020-11-04 16:29:51下载
    积分:1
  • uartverilog
    说明:  实现FPGA多字节的稳定串口通信,改编自特权同学的FPGA代码(Realize the stable serial communication of multi-byte FPGA and adapt the FPGA code from Quan via Quartus by Verilog)
    2020-11-16 08:39:40下载
    积分:1
  • read-string-from-FLASH
    read data of type character from flash memory
    2013-09-08 03:49:15下载
    积分:1
  • 智能交通控制系统
    在交通灯系统中(图1),路口A、B、C、D均需要红、黄、绿、左转四盏灯(用RYGL分别表示) ,并且每个路口都需要一个倒数的计时器,假设绿灯每次维持的时间是45 s ,在亮绿灯的最后5s亮黄灯5s作为提示 ,左转灯15s,在亮左转灯的最后5s亮黄灯5 s作为提示 ,红灯60s。交通灯系统大多是自动控来指挥交通的,但有时需要由交警手动控制红绿灯,所以要求设计的该交通信号系统需要具有该功能。
    2022-07-04 05:00:48下载
    积分:1
  • DC-Voltmeter
    Use this multimeter to make precise electronic measurements and tests. Easy-to-read LCD readout, positive set selector switch and 32" leads. AC voltage
    2013-01-07 22:52:54下载
    积分:1
  • carry_lookahead_add4
    4位的超前进位加法器,门级电路连接得到,verilog代码实现(4-bit look-ahead adder, gate-level circuit)
    2011-10-18 21:40:20下载
    积分:1
  • AXI VDMA 数据表
    这是针对采用赛灵思 AXI VDMA 的数据表。它涵盖 Xilinx AXI VDMA,框图的设计。AXI VDMA 的功能是以流式传输的视频数据,从外部存储器。
    2022-07-13 00:12:57下载
    积分:1
  • tiny-dnn-1.0.0a2
    在zedboard上运行的神经网络架构,方便移植。(Run lenet-5 on zedboard)
    2020-06-23 19:00:02下载
    积分:1
  • A Designers Guide to Asynchronous VLSI
    异步VLSI大规模电路设计的圣经,一本很经典的异步电路入门书籍(The Bible of Asynchronous VLSI Large Scale Circuit Design, A Classic Introduction to Asynchronous Circuits)
    2020-06-23 21:40:02下载
    积分:1
  • pidd
    VERILOG HDL pid算法 带仿真验证(pid by verilog HDL)
    2020-11-13 10:09:43下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载