智能交通控制系统

quartus ii项目文件包，功能是改进的booth乘法器，节省时钟，已完成仿真。(This zip file contains a quartus ii project, which can fufill multiple function. It is done by using a modified booth multiplier.)

fpga下使用的ip核代码 使用 axi full 实现dma功能 占用资源极少. 使用 axi full 实现dma功能 占用资源极少. 使用 axi full 实现dma功能 占用资源极少. 使用 axi full 实现dma功能 占用资源极少. 使用 axi full 实现dma功能 占用资源极少. 使用 axi full 实现dma功能 占用资源极少.

实现线性反馈移位寄存器的verilog实现(lfsr use verilog for the zip)

通过凌阳16位单片机实现复读机的应用的程序。(By Sunplus 16-bit MCU repeater application process.)

说明：  由忆阻器机制设计蕴含逻辑，内含testbench仿真文件(Design implied logic by memristor mechanism, including testbench simulation file)

Xilinx开发板ML505的DDRII示例程序，使用Verilog，调用MIG，编译环境ISE11.1(Xilinx ML505 development board of DDRII sample program, using Verilog, called MIG, build environment ISE11.1)

Program for simulate a prtsc

在quartus平台下使用verilog语言编程实现简单的单流水线CPU，可以执行16条基本指令(Quartus platform in the verilog language programming using a simple single-line CPU, can perform 16 basic instructions)

说明：  学习使用quartus modelsim(learn to uee quartus modelsim)

本程序是VGA256色方块显示的verilog HDL代码，包括XILINX系列virtex5 FPGA芯片的约束程序，用相应的板子连上VGA接口到显示屏上可以实现显示，显示分辨率1024×768，包括行场同步信号消隐程序、有效区域显示和256色VGA显示程序，代码安全可靠。