Verilog 贪吃蛇

实现按键控制AD三通道的电源转换的功能。(AD three buttons control channel to achieve power conversion)

根据配置生成verilog module 可用于生成模块顶层接口，寄存器接口； 集成若干个模块； 生成模块简单testbench；

UC1608 24064驱动 COG LCD驱动程序(UC1608 24064)

E1成帧器和解帧器的FPGA实现源码，测试可用(E1 Framer deframer)

说明：  浙江大学计算机组成实验12指令扩展多周期CPU实现(The implementation of 12 instruction extended multi cycle CPU in Computer Composition Experiment of Zhejiang University)

altera公司飓风四代芯片，LCD屏幕彩条显示，有效实现行、场扫描。练习FPGA驱动VGA或LCD显示的入门程序(Altera hurricane four generation chip, LCD screen color display, the effective realization of line and field scanning.Practice FPGA to drive VGA or LCD display)

VIVADO dma以及vdma 使用文档 基于ZYNQ 7020(vivado DMA&VDMA example text of zynq)

基本功能的cpu，自定义内存内容~了解CPU运作原理~(design of cpu,VHDL environment~)

xilink DPD V6.0 IP Core design example

ahbsram contains all codes of sram