Dcache设计

用于IC芯片设计验证仿真的nand flash芯片模型；包括模型及测试平台，对于进行nand flash控制器设计或者验证人员非常有帮助！另外，附上与之对应的镁光的芯片说明文档，见pdf附件

数字ic设计，二级缓存，格雷码，深度256，(Digital IC design, two level cache, gray code, depth 256.)

本文是Altera公司编写的dspbuilder的设计方法，但是是英文原版的(This article is prepared by Altera Corporation dspbuilder design method, but it is the original English edition of)

说明：  ADDER USING VERILOG ADDER WITH VERILOG VERILOG ADDER

传输特点 1.传输size为字传输。（总线的字长为32位，每次传输32位数） 2.16拍的增量突发传输。 3.支持2个AHB接口，一个用来配置DMA内部寄存器， 4.采用独占总线的方法，当DMA占用总线时，CPU停止一切活动。 5.支持异步复位。          6.本次设计的MDA每次最多传输256个数据，每次总线传输最多传16个数据，   

基于fpga的led点阵控制系统软件程序设计(Led dot matrix control system based on fpga software program design)

用SystemVerilog写spi通信模块的验证ip结构简洁，容易上手可以作为spi设计中的验证之用

Bringing SMW2:YI Back To LIFE Through Rom!

HDLC通信协议，FPGA实现，包含源文件和仿真测试文件。(HDLC comunication)

rs232+HT verilog 门级网表代码，需Synopsys DC 综合