ALU verilog

这是一个很全的HDB3译码的verilog程序，用于FPGA入门所用，verilog的入门很好的程序(This is a very wide of the HDB3 decoding verilog program for entry-FPGA used, verilog entry procedures for good)

tdma参数化模块。可以自动生成2的n次的tdma哥时隙，用户可根据需要自己配置参数(tdma see the number of model lumps. 2 n basis following manner tdma chance possible 以自 dynamic generation, for root needed self-placement see number)

很有用的ＳＤＲＡＭ读写代码，上板验证有效

verilog实践 elc_clock 电子时钟设计(Verilog design practice elc_clock electronic clock)

利用Verilog语言编写的RS-232串口转SPI的8位数据输出的源程序，里面有详细注释，利用ModelSim进行仿真测试，输入输出数据一样，真实可用。

Xilinx Licenses 2018

使用Verilog编写的24位定时器，具有apb 总线接口，可以设置工作方式和计数初值。(The 24-bit timer written by Verilog has APB bus interface, which can set working mode and count initial value.)

NAND型闪存接口程序 里面包含了datasheet以及测试程序 (NAND flash memory interface program)

数字逻辑与系统的关于所有的器件74LS的介绍，功能表(Digital Logic and System devices 74LS on the introduction of all the menu)

VDHL的简单DEMO演示，有利于初学者学习使用(VDHL simple demo DEMO will help beginners learn to use)