97小波_2D_2Level

时钟司程序测试所选定的值 （32 位）。填空 Altera QuartusII Verilog。

说明：  基于ESS303开发板的OV7670_VGA拍照功能实现(Implementation of OV7670_VGA camera function based on ESS303 development board)

这是ADC CS5368的verilog hdl驱动代码。可以驱动多个ADC CS5368，省去了底层ADC的驱动

基于fpga的spi  master  testbench，             适合初学者

通过FPGA驱动DM9000的程序源代码，可以实现UDP协议传输，长时间测试速率不掉，可以参考

zedboard的资料说明书，可以帮助你理解(zedboard data sheets, can help you understand)

使用verilog写的32位浮点数加法模块、浮点数乘法模块、浮点数除法模块、浮点数指数模块。指数模块是综合前面三个例化成泰勒级数求指数，迭代次数（可设置）决定了精度。(Use verilog write 32-bit floating-point addition module, floating-point multiplication module, floating-point division module, the floating point number index module.Index module is a comprehensive index of the front three cases into Taylor series for calculating index, the number of iterations can be set to determine the precision)

基于altera公司的fpga的lcd12864显示字符汉字的模块，模块接口简单易于复用。(Altera fpga-based company s lcd12864 display kanji character module, the module interface is simple and easy to reuse.)

华为内部资料，包括verilog电路设计，硬件工程师手册，verilog约束，synplify使用指南等。内容较全面。(Huawei internal information, including verilog circuit design, hardware engineers manual, verilog constraints, synplify use guides. Content more comprehensive.)

用verilog hdl写的Norflash控制器，可实现单字节读写，扇区擦除。(Norflash controller edit by Verilog hdl,it can read or write by Byte,or erase the sector.)