Nexys 4 实现数码管显示时钟

说明：  基于FIR设计的100阶数字滤波器，选择的矩形窗(100 - order digital filter based on FIR)

说明：  MATLAB的SIMULINK和FPGA联合设计滤波器等，摆脱了传统的代码设计。(MATLAB's SIMULINK and FPGA jointly design filters and so on, and get rid of the traditional code design.)

2维4节点的UEL单元，嵌入UMAT，采用j2 mises屈服准则(2d4nodes uel elements, with umat codes, and j2 mises flow rule)

任意波形发生器，通过计数器并结合拼接操作产生四种波形正弦波，方波，三角波，斜三角波。通过数据选择端（2位）共四种模式确定选择产生上述四种波形中的哪一种波形。波形的形状是由若干个坐标的点连接而成。

实现对LCD1602的Verilog HDL编程(the program for LCD1602 based on Verilog HDL)

基于FPGA的WTB车载网络HDLC发送verilog代码，带CRC16校验码，已经通讯测试验证数据发送正常。

•TheI²C （使用电路） 一般被称为"两个 wireinterface"。•ThisI²C 接口将创建主设备和从设备之间的通信。•Theinterface 将读取主人的命令，并发送相应的对主人。••Ourinterface 设计包括读和写操作，将能交流掌握并通过 I2C 奴隶。

16次迭代的CORDIC算法，精度很高，可应用于计算反正切值(16 iterations of the CORDIC algorithm, high accuracy, can be applied to calculate arctangent)

包含DCT变换，RGB2YCBCR,JPEG等多个verilog代码及工程(Contains DCT transform, RGB2YCBCR, JPEG and many other verilog code and project)

说明：  VHDL语言100例详解。详细讲解了用VHDL语言进行数字电路和数字系统设计的知识。用100个实例，不仅进行基础的门电路设计，而且还有较为复杂的数字系统设计。这些实例可以直接被调用。(VHDL Elaborates on 100 cases. Detailed account of VHDL for digital circuits and digital systems design knowledge. With 100 examples, not only for infrastructure gate design, but also more complex digital system design. These examples can be called.)