登录
首页 » Verilog » 2 X 2 位VEDIC乘法器的设计

2 X 2 位VEDIC乘法器的设计

于 2022-04-30 发布 文件大小:10.61 kB
0 162
下载积分: 2 下载次数: 1

代码说明:

在这个项目中古代VEDIC数学用于乘法运算。主要应用于数字信号处理器的乘数的加密算法。URTHVA TRIYAGBHYAM 佛经用来执行。UT 据说是纵向和横向的乘法。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • asynchronous-clock-boundary
    一个关于跨越异步时钟边界传输数据的解决方案(The solution of transfering data across asynchronous clock boundary.)
    2011-12-21 14:30:54下载
    积分:1
  • Chapter7-Sample
    SAA7113 FPGA开发实例,非常经典(The SAA7113 FPGA development examples, very classic)
    2012-12-06 17:00:25下载
    积分:1
  • cfo_correction
    说明:  OFDM载波同步,Verilog编写,完全正确!!!(verilog )
    2020-11-05 21:39:50下载
    积分:1
  • H.264解码Verilog
    写得好的H.264/AVC基线解码器IP核。也包含testbench文件。 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报
    2022-03-10 14:51:05下载
    积分:1
  • dpll
    说明:  在quartus下搭建的数字锁相环,能实现频率自动跟踪。(The digital phase-locked loop built under quartus can realize automatic frequency tracking.)
    2020-06-21 01:00:02下载
    积分:1
  • verilog语言 秒表程序源代码及时序图
    用verilog语言详细编写的源代码及顶层文件,含有时序图分析。要求有Quartus2开发环境。
    2022-05-20 14:07:49下载
    积分:1
  • 16bit multiplier
    Verilog code to implment the 16 bits logic multiplier. The output is also 16bits including the document to describe the implement in detail .
    2022-01-28 09:21:47下载
    积分:1
  • fpga_ofdm
    这是篇<基于FPGA 的OFDM 宽带数据通信同步系统设计与实现>, 觉得甚是有用,大家共同学学。(This is the article <FPGA-OFDM-based broadband data communication systems design and implementation of synchronous> that even be useful, we all learn together.)
    2007-06-13 00:02:43下载
    积分:1
  • FPGA产生纳秒脉冲
    FPGA产生纳秒脉冲,可用于驱动激光雷达
    2023-04-15 01:15:04下载
    积分:1
  • Raster_Requ_Ctrl
    电路四倍频算法,具有去毛刺,整形功能,方向及计数(Circuit quadruple frequency algorithm, with deburring, shaping function)
    2020-06-20 01:00:02下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载