登录
首页 » VHDL » 内嵌BRAM设计LIFO堆栈

内嵌BRAM设计LIFO堆栈

于 2022-04-29 发布 文件大小:8.90 kB
0 169
下载积分: 2 下载次数: 1

代码说明:

具有先进后出的堆栈功能。此LIFO堆栈具有两个按键(write, read),按下write键后,开始输入数据data0-data3;按下read键后,7段数码管开始倒序显示data3-data0(十进制)。 高级要求(可选): 按下write键,VGA显示“Write”字样,并同时显示输入数据;按下read键,VGA显示“Read”字样,并同时显示输出数据。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • adc
    采用quartus的数模转换模块,RTL电路图(DAC module, RTL circuit diagram)
    2018-08-27 11:09:01下载
    积分:1
  • protel中fpga封装库3,非常难找的
    protel中fpga封装库3,非常难找的-protel library in fpga package three, very difficult to find the
    2022-10-21 01:55:03下载
    积分:1
  • 基于FPGA可触控卫星信道模拟器的设计与实现
    说明:  卫星信道模拟器能够模拟卫星信道的传播特性,用于设备的通信调试,节 约研发成本。目前,很多卫星信道模拟器在参数设置上存在问题:有的参数难 以调节;有的采用上位机进行参数设置,通过上位机设置参数需要连接电脑, 适应性差。针对上述问题提出了一种基于FPGA可触控卫星信道模拟器,FPGA 作为算法实现和控制单元,通过控制触摸屏方便快捷的实现参数设置。(Literature of Satellite Channel Simulation Based on FPGA)
    2020-12-10 20:59:20下载
    积分:1
  • FPGA_merge
    关于FPGA排序算法的研究文献,有全排序和一些归并算法的文献介绍。(FPGA sequencing algorithm on the literature, there are some sort of sorting algorithm and the literature on the merger.)
    2016-11-22 21:12:56下载
    积分:1
  • 自动打铃系统 附带时钟 定时打铃 整点打铃
    自动打铃系统 附带时钟 定时打铃 整点打铃-Auto-play Ling System
    2022-08-26 11:38:33下载
    积分:1
  • EDA应用中RAM具体定义实例,供大家学习和写程序参考之用
    EDA应用中RAM具体定义实例,供大家学习和写程序参考之用-EDA applications, examples of the specific definition of RAM, for everyone to learn and write programs for reference
    2022-08-18 02:44:17下载
    积分:1
  • Desktop
    说明:  qpsk的fpga实现,包含调制和解调部分,使用verilog语言(FPGA implementation of QPSK)
    2019-03-16 02:52:26下载
    积分:1
  • FPGA源代码
    FPGA源代码公布,包括多进制数字频率调制VHDL程序FPGA驱动LCD显示中文字符“年”程序,LED静态显示ADC0809 VHDL控制程序,DAC0832 接口电路程序
    2022-04-26 16:23:11下载
    积分:1
  • msp430x41x
    低电源电压范围为1.8 V至3.6 V 超低功耗: - 主动模式:280μA,在1 MHz,2.2伏 - 待机模式:1.1μA - 关闭模式(RAM保持):0.1μA 五省电模式 欠待机模式唤醒 超过6微秒 16位RISC架构, 125 ns指令周期时间 12位A/ D转换器具有内部 参考,采样和保持,并 AutoScan功能 16位Timer_B随着三† 或七‡ 捕捉/比较随着阴影寄存器 具有三个16位定时器A 捕捉/比较寄存器 片上比较器 串行通信接口(USART), 选择异步UART或 同步SPI软件: - 两个USART(USART0 USART1)的† - 一个USART(USART0)‡ 掉电检测 电源电压监控器/监视器 可编程电平检测 串行板载编程, 无需外部编程电压 安全可编程代码保护 融合(Low Supply-Voltage Range, 1.8 V to 3.6 V Ultralow-Power Consumption: − Active Mode: 280 µ A at 1 MHz, 2.2 V − Standby Mode: 1.1 µ A − Off Mode (RAM Retention): 0.1 µ A Five Power Saving Modes Wake-Up From Standby Mode in Less Than 6 µ s 16-Bit RISC Architecture, 125-ns Instruction Cycle Time 12-Bit A/D Converter With Internal Reference, Sample-and-Hold and Autoscan Feature 16-Bit Timer_B With Three† or Seven‡ Capture/Compare-With-Shadow Registers 16-Bit Timer_A With Three Capture/Compare Registers On-Chip Comparator Serial Communication Interface (USART), Select Asynchronous UART or Synchronous SPI by Software: − Two USARTs (USART0, USART1)† − One USART (USART0)‡ Brownout Detector Supply Voltage Supervisor/Monitor With Programmable Level Detection Serial Onboard Programming, No External Programming Voltage Needed Programmable Code Protection by Security Fuse)
    2012-05-31 15:26:33下载
    积分:1
  • SDC_RDC
    基于FPGA的双通道旋转变压器测角系统硬件设计,分析的比较清楚。(FPGA based dual channel rotary transformer angle measurement system hardware design, analysis of the relatively clear.)
    2011-08-07 20:23:10下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载