-
通信协议FPGA
说明: 本设计是基于FPGA的高速并行接口通信接口和协议设计,该设计使用的是8
位并行接口,通过配置FPGA的FIFO寄存器保证了在高速并行下的数据稳定性,在 最终的测试中,该协议能够稳定传输的速度为80Mbps。(This design is based on FPGA high-speed parallel interface communication interface and protocol design, the design uses 8
Bit parallel interface ensures the data stability under high-speed parallel by configuring the FIFO register of FPGA. In the final test, the protocol can stably transmit at 80 Mbps.)
- 2020-12-11 11:39:19下载
- 积分:1
-
dividefrequency
如何用VHDL语言对时钟进行分频以达到计数目的(how to achive counting by VHDL Language)
- 2009-02-13 15:45:38下载
- 积分:1
-
xilinx CTC IPcore(encoder 和 decoder)的标准测试,未经信道加噪
xilinx CTC IPcore(encoder 和 decoder)的标准测试,未经信道加噪-the standard test of xilinx CTC IPcore (encoder and decoder) , without the channel with noise
- 2022-04-25 17:11:32下载
- 积分:1
-
juanji
说明: 采用vhdl语言编写的卷积编码(2.1.7),通过调试可直接下载使用(Convolution using vhdl language code (2.1.7) can be directly downloaded through the use of debugging)
- 2010-03-31 17:55:07下载
- 积分:1
-
Turbo编码器
第 2 章LUT-日志-BCJRARCHITECTUREConventionalLUT-日志-BCJR 体系结构的能量消耗不通过简单 reducingtheir 时钟频率和吞吐量大大减少。这促使我们新型建筑便开始步入 ACS 基础电路系统是专门为了在具有最少的硬件复杂度,因此较低的能耗。< 跨度 style="font-size:12.0pt;line-height:150%;font-family:""> 我们验证我们的体系结构的前提下的 LTE turbo 译码,并表明它具有订单 ofmagnitude 更低的芯片面积,因此节能降耗的 state-of-the-artLUT-Log-BCJR 实现了 71%。我们的方法与先进的马克斯-日志-BCJRimplementations 相比,便于整体能耗的在 58 米以上的传输范围减少了 10%。
- 2022-07-17 01:46:12下载
- 积分:1
-
QuarusII91
这是QuarusII中文的用户指南!希望大家有用(This is a QuarusII Chinese User' s Guide! Hope that useful)
- 2010-01-09 21:50:10下载
- 积分:1
-
SPI的核心源代码,verilog
Verilog for SPI Core source code
- 2022-01-25 20:51:31下载
- 积分:1
-
Features: Based on the VHDL language, realize high
功能:基于VHDL语言,实现对高速A/D器件TLC5510控制-Features: Based on the VHDL language, realize high-speed A/D control devices TLC5510
- 2022-11-12 08:45:02下载
- 积分:1
-
这是一个关于LCD的VHDL代码的例子
It is a example about LCD by VHDL code
- 2022-07-26 14:11:50下载
- 积分:1
-
DDS 基于FPGA的任意波形信号发生器
基于FPGA的任意波形信号发生器,可实现频率、幅度、相位的调节,输出方波、正弦波、锯齿波(Arbitrary waveform generator based on FPGA)
- 2017-05-22 15:54:24下载
- 积分:1