除頻器

8051Core的源代码，Verilog编写，包括ALU、存储器、SP、dptr等诸多模块，十分完整，已在Quartus上编译通过，确认无误。

本书比较系统地介绍了VHDL 的基本语言现象和实用技术全书以实用和可操作 为基点简洁而又不失完整地介绍了VHDL 基于EDA 技术的理论与实践方面的知识 其中包括VHDL 语句语法基础知识第1 章第7 章逻辑综合与编程技术第9 章 有限状态机及其设计第10 章基于FPGA 的数字滤波器设计第11 章多种常用 的支持VHDL 的EDA 软件使用介绍第12 章VHDL 数字系统设计实践介绍第13 章和大学生电子设计赛题的VHDL 应用介绍第14 章全书列举了大量VHDL 设 计示例其中大部分经第12 章介绍的VHDL 综合器编译通过第13 章的程序绝大部分 都通过了附录介绍的EDA 实验系统上的硬件测试可直接使用书中还附有大量程序 设计和实验/实践方面的习题 本书可作为高等院校的电子工程通信工业自动化计算机应用技术电子对抗 仪器仪表数字信号处理图像处理等学科领域和专业的高年级本科生或研究生的VHDL 或EDA 技术课程的教材及实验指导也可作为相关专业技术人员的自学参考书(VHDL for engineers)

高级加密标准（英语：Advanced Encryption Standard，缩写：AES），在密码学 请点击左侧文件开始预览 ！预览只提供20%的代码片段，完整代码需下载后查看 加载中 侵权举报

以GPS为时间基准，实现多传感器器数据同步采集，整合信息后发送 VERILOG语言编写 QUARTUS II环境(GPS-time basis, synchronized multi-sensor data acquisition, integration of information after sending VERILOG language environment QUARTUS II)

数字载波发生器，产生一个正弦波，工程中的所有模块都经过测试并运行没有任何问题，而且利用逻辑分析仪对每个模块的输出都进行了逻辑测试。并经过D/A转换得到了正弦波波形，但唯一的缺点是没有滤波器，如果有人想看标准正弦波，可以自制一个简易低通滤波器进行观看，如有不清楚的地方可以把问题发到我的邮箱jiangguoqian@126.com一起探讨研究。(sinewave)

利用小波变换进行特征提取指纹识别。间伐利用阈值和匹配使用海明距离的。

动态获取CPU使用率源码 可以加到压力测试里(Dynamic access to CPU use the source code )

用uvm验证方法学验证异步fifo，文件包括异步FIFOrtl代码和uvm组件(Verification of asynchronous FIFO with UVM)

nova是一个低功耗的H.264/AVC基线解码器，面向移动应用。它是一种专用的、全硬连线的ASIC设计，不使用任何GPP/DSP核

使用verilog在fpga开发板实现流水灯，包括整个工程文件(This code is used for early learners to study verilog。)