用VERILOG编写的USB2.0源代码

这是乘数 2 位数 4 位，第 4 部分实验室 6-行使的 Altera DE2 工具包的解决方案 乘数包括 2 位数 4 位输入，我使用的开关SW11−8 代表人数A 和交换机SW3−0 来表示 B.的十六进制值 A 和 B 都要上 7 段显示显示 HEX6 和 HEX4， 分别。结果 P = × B 是要显示在HEX1和HEX0上。 请点击左侧文件开始预览 ！预览只提供20%的代码片段，完整代码需下载后查看 加载中 侵权举报

FPGA接AD模块通过数码管显示电压数据，将模拟信号转换成数字信号进而通过数码管实时显示电压，相当于一个简易的电压表。

这些代码为 对于基本的FPGA使用模块beep进行了例化 在工程 系统级建模时只需要直接调用就好了(The code for the basic FPGA using the module beep instantiated only need to be called directly in the engineering system-level modeling like)

说明：  在zedboard上运行的神经网络架构，方便移植。(Run lenet-5 on zedboard)

ＦＰＧＡ在通信上的运用：基于VHDL的帧同步程序(Application of FPGA in communication: Based on VHDL frame synchronization procedures )

本例程使用vivado2014.4工具，利用xilinx Basys3 实验板实现板载流水灯的两种模式控制。(This project uses verilog HDL to realize the the control of 16 leds loaded on Xilinx Basys3 board.)

EKG SIGNAL PROCESSING THROUGH CORDIC

DDR3 控制器，axi4_full 模式， burst长度为16，应用于xilinx平台。(DDR3 interface controller， axi4_full working mode with burst length 16, can operate on the xilinx platform.)

展位的乘法算法是将在两个的补充符号两个符号二进制数字相乘的乘法算法。展位的算法可以通过反复添加 （与普通的无符号二进制加法） 两个预设值 A 和 S P，然后对体育执行算术右移产品之一让 m 和 r 是被乘数和乘数，分别;让 x 和 y 代表中 m 和 r 位的数目。

uart发射机Verilog HDL代码(Verilog HDL code uart transmitter)