登录
首页 » Verilog » 用VERILOG编写的USB2.0源代码

用VERILOG编写的USB2.0源代码

于 2023-01-14 发布 文件大小:192.03 kB
0 176
下载积分: 2 下载次数: 1

代码说明:

基于Verilog Hdl语言实现的USB2.0通信模块。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • DTMB
    能够完美产生数字地面电视(DTMB)的信源的程序。帧头模式为模式一。信道可选择,信号加入频偏,延时,后经滤波器后输出。(Able to produce perfect digital terrestrial television (DTMB) of the source program. Mode is the mode a header. Channels to choose from, the signal adding offset, delay, after the filter output.)
    2013-07-25 11:22:28下载
    积分:1
  • 加减法器
    可实现两个4bit补码的加法及减法,有溢出提示(adder with overflow hint)
    2017-07-19 20:52:42下载
    积分:1
  • picorv32-master
    PicoRV32 is a CPU core that implements the RISC-V RV32IMC Instruction Set. It can be configured as RV32E, RV32I, RV32IC, RV32IM, or RV32IMC core, and optionally contains a built-in interrupt controller. Tools (gcc, binutils, etc..) can be obtained via the RISC-V Website. The examples bundled with PicoRV32 expect various RV32 toolchains to be installed in /opt/riscv32i[m][c]. See the build instructions below for details.
    2020-06-24 21:40:01下载
    积分:1
  • 写一个Verilog描述签署4位加法器/减法器。
    应用背景写一个Verilog描述签署4位加法器/减法器。该模块fi定义是:模块add4(cout,总和,A,B,CIN,复位,时钟,添加)输入[3:0] A,B;输入CIN,复位,时钟,加;1 / 0 / /添加=表示加法/减法输出[3:0]总和;输出cout;。..模块然后,请将测试设备的fi贴我提供证明的正确性你的设计。什么样的手:1)注释你的设计源代码。2)使用提供的测试fi设备的仿真结果。3)报告你如何设计硬/软的警察关键技术什么样的手:1)注释你的设计源代码。2)使用提供的测试fi设备的仿真结果。3)报告你如何设计硬/软拷贝什么样的手:1)注释你的设计源代码。2)使用提供的测试fi设备的仿真结果。3)报告你如何设计硬/软拷贝什么样的手:1)注释你的设计源代码。2)使用提供的测试fi设备的仿真结果。3)报告你如何设计硬/软拷贝
    2022-11-12 15:05:04下载
    积分:1
  • led_1wei_inc_dec
    说明:  本代码完成了一位数的加减法运算,并实现了在LED屏幕上的显示操作过程(This code completes the addition and subtraction operation of one digit, and realizes the display operation on the LED screen)
    2020-03-29 12:34:58下载
    积分:1
  • 基于FPGA数字钟
    硬件描述语言HDL(Hardware Des—cription Lan— guage)是一种用形式化方法来描述数字电路和系统的语言。目前,电子系统向集成化、大规模和高速度等方向发展。以硬件描述语言和逻辑综合为基础的自顶向下的电路设计方法在业界得到迅猛发展。HDL在这种形势下显示出了巨大的优势。展望将来HDL在硬件设计领域的地位将与c和C++在软件设计领域的地位一样,在大规模数字系统的设计中,它将逐步取代传统的逻辑状态表和逻辑电路图等硬件描述方法,而成为主要的硬件描述工具。  Verilog HDL是工业和学术界的硬件设计者所使用的两种主要的HDL之一。另一种是VHDL。现在它们都已成为IEEE标准。两者各有特点,但Verilog HDL拥有更悠久的历史、更广泛的设计群体。资源也远比VHDL丰富,且非常容易学习掌握。 本文是以Verilog HDL语言为手段。设计了多功能数字钟。其代码具有良好的可读性和易理解性,源程序经ModelSim SE 10.1a软件仿真。
    2022-01-25 23:04:15下载
    积分:1
  • gold
    基于vhdl语言的15位gold序列的设计的开端一部分程序(Vhdl language based on sequences of the 15 gold as part of the beginning of the design process)
    2011-05-16 21:48:38下载
    积分:1
  • 基于FPGA的信号发生器20140506
    说明:  基于FPGA的芯片信号发生器,利用Verilog语言实现信号发生器的各个模块单元, 实现的要求:正弦波、三角波、方波等;(Based on FPGA chip signal generator, using Verilog language to realize each module unit of the signal generator, Requirements: sine wave, triangle wave, square wave, etc;)
    2019-12-30 11:48:26下载
    积分:1
  • shiyan5
    应用布莱克曼窗实现FIR滤波器,并绘制相应波形图案(Application Blackman window FIR filter, and draw the corresponding waveform pattern)
    2014-01-09 11:50:49下载
    积分:1
  • LDPC_Encoder
    verilog 编写的ldpc编码,含有两个文件(LDPC written by Verilog)
    2021-03-08 19:19:28下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载