网站首页

用VHDL语言设计分频器，主要是因为一些子

于 2022-04-24 发布文件大小:314.61 kB

 0  132

下载积分: 2 下载次数: 1

我要下载

代码说明：

使用VHDL进行分频器设计，主要是一些分频的东西，整数分频，小数分频，奇次分频和偶次分频-Divider using VHDL to design, mainly because some sub-band stuff, integer divider, fractional-N, odd and even sub-sub-sub-sub-band frequency

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

16 点药材 4 FFT
16 点药材 4 FFT 与真正的价值。这被设计基于 Arduino 板和任何泰文 8 位微控制器创建的 c + + 代码。

2022-07-10 21:06:50下载

积分：1
DCM_SP
数字时钟管理器，xilinx公司开发板集成时钟，实现分频、倍频等功能。(Digital clock managers, xilinx development board integrated clock divider, multiplier, and other functions.)

2021-02-19 09:59:44下载

积分：1
FPGA_Timing_Constraints_byCamp
简要地说明时序约束的内容，对入门级的朋友相当起到引导的作用(Briefly describes the content of timing constraints on entry-level friends rather play a guiding role)

2013-10-30 23:20:53下载

积分：1
rs_decode_31
RS码的FPGA编码文件，QUARTUS工程(The RS codes FPGA encoded file, QUARTUS engineering)

2013-03-11 19:21:46下载

积分：1
SoC sample Code using Altera Xcaliber, good usefull SoC.
SoC sample Code using Altera Xcaliber, good usefull SoC.

2022-02-04 17:46:18下载

积分：1
一个简单的总线bus代码，初学者可以借鉴学习
一个简单的总线bus代码，初学者可以借鉴学习-A simple bus-bus code, beginners can learn to learn

2022-04-24 12:38:35下载

积分：1
VHDL 加法器
这个程序是用于两个浮点数字加法器使用 VHDL 语言。

2022-02-06 15:47:18下载

积分：1
timblogiw
timblogiw.c timberdale FPGA LogiWin Video In driver.

2015-04-21 10:34:21下载

积分：1
LMS filter
这是一个用结构化语言编写的25抽头LMS算法建模.VHDL加法器/减法器、乘法器、延迟元件的代码分别编写并用LMS代码实例化。

2022-02-10 10:42:31下载

积分：1
Verilog-Files---551
Programmable IIR Filter written in Verilog and its respective modules.

2014-05-30 03:46:09下载

积分：1

696516资源总数
106914会员总数
0今日下载

用VHDL语言设计分频器，主要是因为一些子

0 个回复

热门标签

热门下载