-
05_fifo_test
说明: FIFO: First in, First out 代表先进的数据先出,后进的数据后出。Xilinx 在 VIVADO 里为我们已经提供了 FIFO 的 IP 核, 我们只需通过 IP 核例化一个 FIFO,根据 FIFO 的读写时序来写入和读取FIFO 中存储的数据。(FIFO: first in, first out represents the first out of advanced data, and the last in data is the last out. Xilinx has provided us with the IP core of FIFO in vivado. We only need to instantiate a FIFO through the IP core, and write and read the data stored in FIFO according to the FIFO read-write timing.)
- 2021-04-08 22:19:20下载
- 积分:1
-
Verilog
基于FPGA的16QAM调制解调设计,以及仿真实现(Design of 16QAM Modulation and Demodulation Based on FPGA)
- 2021-02-19 16:29:44下载
- 积分:1
-
交通灯 通过测试 有测试文件
交通灯 通过测试 有测试文件,其中timer_test.v为测试文件,可用于modelsim仿真测试用,timer.v为分频模块,可调节分频常数以适应不同的时钟频率,使输出时钟频率达到1Hz。light.v为交通灯控制灯的亮灭信号,digitron.v为交通灯数码管控制倒计时模块。整个交通灯为四相模式,有左转,倒计时为四个路口的。希望对共同学习verilog的同学有帮助!
- 2022-06-01 13:18:39下载
- 积分:1
-
key_debounce-source-code
这是fpga按键消抖的源代码,在很多fpga按键实验中都可以用到,能够进行代码移植。(This is the source code of the FPGA buttons, in many FPGA key experiments can be used, and can carry out code.)
- 2015-10-31 10:19:03下载
- 积分:1
-
bingchuan
说明: 简单的vhdl的四位并串转换程序,可以实现数据的并串转换(Simple vhdl string of four and the conversion process, can convert the data and the string)
- 2011-04-02 12:16:35下载
- 积分:1
-
指令Cache的verilog代码
16位cpu的icache verilog实现代码,每行4个字,并且通过字节寻址,映射方式为直接映射,使用查表法。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。
- 2022-11-02 18:00:03下载
- 积分:1
-
PipelineCPU
Quartus II 7.2环境中,采用硬件描述语言VHDL独立完成了基于MIPS指令集的32位RISC处理器的逻辑设计(quartusII mips pipeline 32bit cpu design)
- 2010-05-26 16:51:42下载
- 积分:1
-
cpu32 _加法器
介绍 verilog 语言,用于实现包括乘法计算两个 32 位数字。在码,我输入我的 CWID 和 41411 来验证功能。您可以更改要计算不同的值的十六进制文件。体系结构 ︰ 携带-波纹 + 进位跳跃。
- 2022-12-10 02:15:03下载
- 积分:1
-
CV_FPGA_to_HPS_Bridge_Design_Example
FPGA通过AXI总线传输数据给ARM,ARM使用DMA方式接收数据!(FPGA to ARM Bridge design example)
- 2020-12-01 20:49:25下载
- 积分:1
-
DE2-70 camera
这是de2-70的camera程序,可以从D5M-ccd中读取照片并在VGA上输出
- 2023-01-17 16:35:04下载
- 积分:1