登录
首页 » Verilog » 交通灯 通过测试 有测试文件

交通灯 通过测试 有测试文件

于 2022-06-01 发布 文件大小:3.11 kB
0 122
下载积分: 2 下载次数: 1

代码说明:

交通灯 通过测试 有测试文件,其中timer_test.v为测试文件,可用于modelsim仿真测试用,timer.v为分频模块,可调节分频常数以适应不同的时钟频率,使输出时钟频率达到1Hz。light.v为交通灯控制灯的亮灭信号,digitron.v为交通灯数码管控制倒计时模块。整个交通灯为四相模式,有左转,倒计时为四个路口的。希望对共同学习verilog的同学有帮助!

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • FSM_Robustness_Testing
    基于有限状态机的健壮性测试研究。 关键词:健壮性测试;增强有限状态机;全球平台;安全通道协议(The Research of Robustness Testing Based on FSM)
    2012-09-06 14:08:56下载
    积分:1
  • multiplay
    连乘,乘法可以用简单的for循环,我这里用的是移位寄存器来做,而且是用来两个移位寄存器(this is a tool that function is multiplay,it use a special way to do multiplay .it will teach you the how to use labview )
    2015-02-04 20:44:16下载
    积分:1
  • scramble
    VHDL编写加扰和解扰程序,程序连在一起仿真正确,并通过下板子抓数据验证程序没问题-Write scrambling and descrambling program, VHDL program together properly simulation, and data validation procedures is caught by the board no problem
    2022-03-03 18:10:46下载
    积分:1
  • 基于FPGA 以太网Verilog代码
    实现以太网mac层帧设计,在modelsim上可以直接仿真实现,对于以太网和FPGA的学习有很大的帮助。同时对于以太网的帧格式的设计方面的学习 帮助也非常的大。 
    2022-03-23 14:56:49下载
    积分:1
  • AD5764 verilog hdl 代码,它工作得好
    把它写在 verilog hdl 代码中,在我的板测试,效果很好,你可以将它直接复制到您的项目,然后使用它没有任何问题
    2022-07-07 07:08:04下载
    积分:1
  • 利用EGO1数模混合口袋实验平台上的蓝牙模块与板卡进行无线通信 BLUE
    利用EGO1数模混合口袋实验平台上的蓝牙模块与板卡进行无线通信。使用支持蓝牙 4.0 的手机与板卡上的蓝牙模块建立连接,并且通过手机 APP 发送命令,控制 FPGA 板卡上的硬件外设。(The Bluetooth module on the EGO1 digital-analog mixed pocket experimental platform is used to communicate with the board. The Bluetooth 4.0-enabled mobile phone is used to establish a connection with the Bluetooth module on the board, and commands are sent through the mobile phone APP to control the hardware peripherals on the FPGA board.)
    2020-06-24 02:00:02下载
    积分:1
  • READ_SINEX
    读取IGS数据中心提供的sinex文件 并恢复法方程(Read sinex file IGS data centers and to restore normal equation)
    2016-06-18 11:19:14下载
    积分:1
  • uart
    UART串口的verilog源代码,完全正确...........(UART serial Verilog source code, completely correct ...........)
    2009-03-02 14:44:16下载
    积分:1
  • decoder_38
    这是基于Quartus2 开发环境和verilog hdl语言写的38译码器(This is based development environment and Quartus2 verilog hdl language used to write decoder 38)
    2013-08-04 09:53:07下载
    积分:1
  • control
    该程序描述了运用FPGA进行控制的S形曲线和其他传统加减速控制曲线方法的控制曲线比较研究。(This program is compiled in matlab circumstance。Describing the approach of S-curve control method in FPGA in machine controlling.)
    2011-12-08 10:22:11下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载