登录
首页 » VHDL » altera DE1 SD_CARD带写入一个扇区功能的程序,已确认成功,下载直接运行就可以看效果...

altera DE1 SD_CARD带写入一个扇区功能的程序,已确认成功,下载直接运行就可以看效果...

于 2022-04-16 发布 文件大小:7.56 MB
0 134
下载积分: 2 下载次数: 1

代码说明:

altera DE1 SD_CARD带写入一个扇区功能的程序,已确认成功,下载直接运行就可以看效果-altera DE1 SD_CARD with a sector write function procedures, has confirmed the success of running can be downloaded directly watch the effect of

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 基于FPGA的ELM仿真
    Efficient_Digital_Implementation_of_Extreme_Learning_Machines_for_Classification
    2022-07-18 22:42:33下载
    积分:1
  • 2。你可以以任何方式使用这个核心,无论是学术,商业,或
    2. You may use this core in any way, be it academic, commercial, or -- military. Modified or not.-2. You may use this core in any way, be it academic, commercial, or-- military. Modified or not.
    2022-02-15 13:22:40下载
    积分:1
  • 组合电路与时序电路的 VHDL 代码
    下面给定 zip 包含各项的组合电路与时序电路设计的 vhdl 代码二进制加法器 (全以及一半)、 二进制比较器、 二进制交易加法器,bcd 码与二进制并行加法器,j k 翻转翻牌,像拿倒了计数器,计数器等十年对抗等以及源代码、 测试台架波形 (ubuntu 支持) 还提供了 pdf 和屏幕截图的 RTL 原理图和技术示意图。
    2022-05-01 01:29:17下载
    积分:1
  • ManchesterCode
    改程序将实现对两个信号的曼切斯特编码,以用仿真软件验证过了(Reform program will achieve two Manchester encoded signal to a validated using simulation software)
    2014-12-14 15:44:57下载
    积分:1
  • fir
    用窗函数法设计一个线性相位FIR数字低通滤波器,用理想低通滤波器作为逼近滤波器,通带截止频率为0.2 ,阻带截止频率为0.4 ,阻带衰减不小于-40dB。(Window function method to design a linear phase FIR digital low-pass filter, as an ideal low-pass filter for approximation filter passband cutoff frequency of 0.2 stopband cutoff frequency of 0.4, the stop-band attenuation of less than-40dB.)
    2012-09-24 13:54:07下载
    积分:1
  • 112
    用MSP430进行压力测试,完成数据的分析(with msp430 to continue on press test.to complete about the anlysys about data)
    2012-08-31 16:10:15下载
    积分:1
  • VGAzifuxianshi
    用VERILOG编写的VGA字符显示,可以在电脑屏幕上显示字符,已通过测试(Prepared with the VERILOG VGA character display, can display characters on a computer screen, has been tested)
    2011-01-01 14:50:47下载
    积分:1
  • yibuqingling
    含异步清零和同步清零的计数器的设计,内容是源代码,以及相关文件,打开即可(Clear cleared asynchronous and synchronous with the counter design, content source code and related documents, can be opened)
    2011-08-24 10:44:33下载
    积分:1
  • FPGASquare-RootRaised-CosineFilter
    数字通信系统中, 基带信号的频谱一般较宽, 因此 传递前需对信号进行成形处理, 以改善其频谱特性,使 得在消除码间干扰与达到最佳检测接收的前提下,提高信道的频带利用率。目前,数字系统中常使用的波形成形滤波器有平方根升余弦滤波器、 高斯滤波器等。设计方法有卷积法或查表法, 其中: 卷积法的实现,需要消耗大量的乘法器与加法器,以构成具有一定延时的流水线结构。为降低硬件消耗,文献提出了一种分(FPGA Implementation of Square Root Raised Cosine Pulse Shaping Filter)
    2011-05-04 21:23:36下载
    积分:1
  • FPGA
    数字钟的VHDL语言程序,包含了好几个模块,是毕业设计的优秀程序,值得下载!(VHDL language program of digital clock, contains several modules, is an excellent program, graduation design is worth to download!)
    2015-08-31 21:07:44下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载