可综合的Verilog语法和语义，从大学教师cambri…

该程序用来实现电话计时以算取费用，比较简单(telephone cost metering verilog code)

UML2 apprendre a modeliser a l aide de UML

FPGA Implementation ofLow Power 64-Point Radix-4 FFT Processor for OFDM System

actel flash rom使用 actel flash rom使用(actel flash rom actel flash rom)

eda的入门学习课件，老师不错，内容页挺好的(eda learning files)

this is a verilog code for root raised cosine filter

这是在 vhdl 的简单循环的拳头在后进先出队列。缓冲区的大小和数据大小可以通过 N 和 W 的参数配置。队列最前面的是可用输出数据。两个信号控制写入和读取数据。如果缓冲区是空的还是满的两个输出信号信息。

自己编写的一个verilog HDL小程序，实现基本的task调用function的功能，对初学者有用。在xilinx的ISE仿真调试通过(I have written a verilog HDL small procedures, to achieve the basic function of the task to call the function, useful for beginners. In Xilinx s ISE simulation debugging through)

数字电路课程设计，用VHDL实现交通灯的控制(Digital circuit design using VHDL control of traffic lights)

QUARTER编程环境实现的智能洗衣机系统，通过DE0板子进行模拟，组要完成洗衣机5个步骤的顺序过程以及系统相应动作(QUARTER programming environment of intelligent washing system, through simulation DE0 board, groups 5 to complete the washing process and the system the sequence of steps corresponding action)