登录
首页 » VHDL » 99记数VHDL的源程序,综合实验指导书上的,可以用的 大家下载哦...

99记数VHDL的源程序,综合实验指导书上的,可以用的 大家下载哦...

于 2022-03-28 发布 文件大小:116.49 kB
0 135
下载积分: 2 下载次数: 1

代码说明:

0-99记数VHDL的源程序,综合实验指导书上的,可以用的 大家下载哦 -0-99 notation VHDL source, comprehensive guide book on the experiment can be used by everyone to download Oh

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Lossless_Compression_Method_for_Bayer_Image_and_FP
    描述Bayer图像无损压缩的一种先进算法及其如何在FPGA上实现(Description Bayer Image is an advanced lossless compression algorithms in the FPGA to achieve and how)
    2010-08-31 12:24:49下载
    积分:1
  • FPGA的仿真实例,Verilog代码编写,过程详尽,代码易懂。第四个文档...
    FPGA的仿真实例,Verilog代码编写,过程详尽,代码易懂。第四个文档-FPGA simulation examples, Verilog coding, the process in detail, code easy to understand. The fourth document
    2022-05-31 19:32:45下载
    积分:1
  • Verilog HDL语言的快速参考指南
    quick reference guide to verilog HDL
    2022-10-28 05:20:03下载
    积分:1
  • exp12
    说明:  浙江大学计算机组成实验12指令扩展多周期CPU实现(The implementation of 12 instruction extended multi cycle CPU in Computer Composition Experiment of Zhejiang University)
    2020-10-09 16:17:35下载
    积分:1
  • JIAOTONGDENG
    用VERILOG实现 交通灯控制,且运行正确,希望有帮助(Use VERILOG implementation traffic light control, and operation right, hope to have help)
    2014-01-05 20:38:03下载
    积分:1
  • verilog设计点滴经验,对fpga设计人员很有好处
    verilog设计点滴经验,对fpga设计人员很有好处-Experience in verilog design
    2022-11-04 10:05:03下载
    积分:1
  • bcdadd
    4-Bit BCD Adder in Verilog
    2014-03-26 09:29:21下载
    积分:1
  • FPGAVHDL
    vhdl例程代码大全,包含流水灯,数码管,AD,DA转换等(Guinness vhdl code routines, including water lights, digital, AD, DA conversion)
    2020-12-17 12:19:13下载
    积分:1
  • Timing_Closure
    详细讲解时序约束培训教材,有利于更好对时序约束的理解(Timing constraints elaborate training materials, facilitate better understanding of the timing constraints)
    2010-08-12 20:02:33下载
    积分:1
  • cnt24_t
    这是二十四进制计数器的源程序,有需要的同学可以参照一下!(This is 24 hexadecimal counter source, needy students can refer to you!)
    2008-12-22 09:29:29下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载