网站首页

赛灵思XC2C256频率计的Verilog实现。mt10t7 7

于 2022-03-26 发布文件大小:651.94 kB

 0  177

下载积分: 2 下载次数: 1

我要下载

代码说明：

Frequency meter Verilog implementation for Xilinx XC2C256. MT10T7 7-seg LCD used for output.

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

LMS filter
这是一个用结构化语言编写的25抽头LMS算法建模.VHDL加法器/减法器、乘法器、延迟元件的代码分别编写并用LMS代码实例化。

2022-02-10 10:42:31下载

积分：1
CYUSB3.0
USB3.0开发板资料，采用CYUSB3.0(USB3.0 development board, using CYUSB3.0)

2014-02-18 08:19:00下载

积分：1
Two_Port_RAM_lab
Actel双端口存储；通过串口发送数据初始化RAM，然后通过串口返回到上位机的串口调试程序显示(通过串口发送数据初始化RAM，然后通过串口返回到上位机的串口调试程序显示)

2009-04-03 16:20:30下载

积分：1
quartusii 三分频电路，大家帮参考一下，有什么问题
quartusii 三分频电路，大家帮参考一下，有什么问题-one-third of quartusii frequency circuit, refer to U.S. help, have any problem

2023-07-07 16:05:03下载

积分：1
uart
说明： fpga串口收发完整程序，Verilog语言。(FPGA configuration PLL complete program, Verilog language.)

2020-06-20 17:00:02下载

积分：1
FSK
2FSK的matlab仿真，叠加了高斯白噪声(2FSK matlab simulation, superimposed on a Gaussian white noise)

2021-04-13 02:58:56下载

积分：1
高密度脂蛋白示例源代码5 / 1
HDL example source code 1/5 dff_as

2022-03-13 02:50:40下载

积分：1
fpga VHDL语言，控制DDS产生频率可变的正弦波信号扫频
fpga VHDL语言，控制DDS产生频率可变的正弦波信号扫频-FPGA VHDL DDS

2022-06-29 15:53:56下载

积分：1
Verilog HDL
基于Verilog HDL的数字电压表的程序-Verilog HDL-based procedures for the digital voltmeter

2023-07-27 02:05:03下载

积分：1
shift_split_data
关于一个串行数据输入根据时序将数据分两路输出的程序 (on a serial data input timing will be based on output data using two procedures)

2006-07-04 09:40:55下载

积分：1

696516资源总数
106914会员总数
0今日下载

赛灵思XC2C256频率计的Verilog实现。mt10t7 7

0 个回复

热门标签

热门下载