-
lbs_fpga_upld
利用FPGA实现与powerpc的localbus数据接口代码。用verilog实现(localbus interface with PowerPC using Verilog)
- 2020-11-25 22:59:38下载
- 积分:1
-
FFT_top_5
方案组成模块及系统框图
本方案设计主要由以下模块组成
1:顶层模块
2:数据输入排序模块
3:系统控制模块
4:RAM控制器模块
5:ROM控制器模块
6:蝶型单元模块(Program composition module and system diagram
The design of this scheme is mainly composed of the following modules
1: top module
2: data input sorting module
3: system control module
4:RAM controller module
5:ROM controller module
6: butterfly type unit module)
- 2017-08-23 16:23:54下载
- 积分:1
-
这是一个GPIB源程序代码,里面有硬件相对应的代码
这是一个GPIB源程序代码,里面有硬件相对应的代码-This is a GPIB source code, which corresponds to a hardware code
- 2022-02-15 23:31:46下载
- 积分:1
-
基于FPGA的实现小数倍分频代码,广泛应用于数字通信中。
基于FPGA的实现小数倍分频代码,广泛应用于数字通信中。-FPGA-based implementation of a small multiple of sub-frequency code, widely used in digital communications.
- 2022-04-19 03:39:18下载
- 积分:1
-
VHDLrefencebook
doulos公司出的VHDL学习工具,非常易学易懂!~(doulos company out of the VHDL learning tool, very easy to understand! ~)
- 2016-10-09 15:45:57下载
- 积分:1
-
Altium_Package_LMH0340
Altium Reference design for LMH0340 test bed and design
- 2013-05-11 04:21:35下载
- 积分:1
-
err
在一些系统中,经常用到对触发信号延时一段时
间后,再对某些目标信号进行采集,通常这段延时要求
非常精确,还要做到范围可调,一般这种延时的最小时
间单位小于100ns。如果选用普通微控制器,延时系统的操作界面比较容易实现,但是靠软件延时得到结果的准确性较低。考虑到芯片功能、开发环境以及接口方便等问题,最终选用一片常用的AlteraSVCPLD
EPM7128SLC3411]作为系统的核心控制部分,来实现
信号延时、输人设定、运行显示的功能。应用Veril-
o苦2〕语言,在Altera的Quartus11WebEditio详3〕软件
环境下进行编程仿真,最后烧写芯片进行系统硬件测试
-err
- 2022-03-12 04:01:42下载
- 积分:1
-
lcd1602_drive
用Verilog实现1602的配置及功能。正确编译与实现(Realized by Verilog 1602 configurations and functions. Compilation and implementation of the right)
- 2011-01-21 16:47:27下载
- 积分:1
-
这是关于赢vhdl语言变得信号采集卡,很有实用性,大家可以来看看的。...
这是关于赢vhdl语言变得信号采集卡,很有实用性,大家可以来看看的。-This is about winning VHDL language has become signal acquisition card, is very practical, we can take a look at the.
- 2022-08-10 10:21:25下载
- 积分:1
-
VHDL-SUBWAY
基于QuartusII环境下的地铁自动售票系统(Subway auto ticketing system based on QuartusII)
- 2011-04-20 09:35:24下载
- 积分:1