登录
首页 » VHDL » 赛灵思XC2C256频率计的Verilog实现。mt10t7 7

赛灵思XC2C256频率计的Verilog实现。mt10t7 7

于 2022-03-26 发布 文件大小:651.94 kB
0 191
下载积分: 2 下载次数: 1

代码说明:

Frequency meter Verilog implementation for Xilinx XC2C256. MT10T7 7-seg LCD used for output.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Verilog写的 8 位超前进位加法器
    Verilog写的 8 位超前进位加法器-Verilog write 8-bit CLA
    2023-01-24 03:30:03下载
    积分:1
  • fdd
    按键消抖,对时钟沿计数决定是否将bin值给内部的按键值。(Debounced buttons, whether on the edge of the clock count within the bin value to the key value.)
    2011-11-08 14:34:08下载
    积分:1
  • picoblaze实现串口通信...难道一定要20个字吗?
    picoblaze实现串口通信...难道一定要20个字吗?-implement uart communication base on picoblaze
    2022-03-31 20:43:55下载
    积分:1
  • prj_ex_5
    自动化仿真平台的搭建使用代码,经过具体的仿真和优化,发现代码完全可用(The automated simulation platform is built using code, and after specific simulation and optimization, it is found that the code is fully available)
    2017-09-21 15:11:33下载
    积分:1
  • 里德所罗门编码器的VHDL
    应用背景里德所罗门码–纠错码是由欧文·里德所罗门和古斯塔夫1960介绍了一个重要的群体。他们有很多重要的应用,其中最突出的包括消费者的技术,如CD,DVD,蓝光光盘,QR码,数据传输技术,如DSL和WiMAX,广播系统等作为dvband ATSC和存储系统,如RAID 6。它们也被用于卫星通信。关键技术数据存储苇编码在海量存储系统中应用非常广泛,以纠正与媒体缺陷相关的突发错误。苇编码是光盘的重要组成部分。这是强大的纠错编码在大规模生产的消费产品第一次使用,和DAT和dvduse类似的计划。在CD,两层芦苇–所罗门编码由28路卷积交织器产生一个方案称为交叉交错里德所罗门编码–分离(保监会)。一个保监会解码的第一个元素是一个相对薄弱的内部(32,28里德所罗门码–),缩短了从(255251)8位符号代码。该代码可以正确的高达2字节的错误,每32字节块。更重要的是,它的旗帜为擦除任何不可恢复的块,即,超过2字节的错误块。解码后的28字节的块,与擦除指示,然后由交织器对不同的块(28,24)外码。多亏了分选,擦除28字节的块内的代码从成为一个单独的擦除字节在28个外层代码块。外码很容易纠正,因为它可以处理多达4每块擦除。其结果是一个中国保监会,可以完全正确的错误爆发高达4000位,或约2.5毫米的光盘表面。此代码是如此的强烈,大多数CD播放错误几乎肯定是由跟踪误差,使激光器跳轨道引起的,不是由纠正突发错误。[ 2 ]DVD使用类似的方案,但更大的一块,(208192)内的代码,和(182172)外码。里德所罗门–纠错也用于parchive文件通常贴附在Usenet多媒体文件。分布式在线存储servicewuala还利用里德所罗门–分手时的文件。
    2022-05-27 04:28:58下载
    积分:1
  • 主要介绍了FPGA设计的基本原则、基本设计思想、基本操作技巧、常用模块。...
    主要介绍了FPGA设计的基本原则、基本设计思想、基本操作技巧、常用模块。-Mainly introduces the basic principles of FPGA design, basic design concepts, basic operating skills, commonly used modules.
    2022-08-25 13:03:15下载
    积分:1
  • altera EP1C6Q240C6开发板原理图
    altera EP1C6Q240C6开发板原理图-altera EP1C6Q240C6 SCH
    2022-12-08 05:45:03下载
    积分:1
  • 用VHDL语言设计分频器,主要是因为一些子
    使用VHDL进行分频器设计,主要是一些分频的东西,整数分频,小数分频,奇次分频和偶次分频-Divider using VHDL to design, mainly because some sub-band stuff, integer divider, fractional-N, odd and even sub-sub-sub-sub-band frequency
    2022-04-24 21:36:07下载
    积分:1
  • 112
    用MSP430进行压力测试,完成数据的分析(with msp430 to continue on press test.to complete about the anlysys about data)
    2012-08-31 16:10:15下载
    积分:1
  • my
    说明:  64位数据的CRC-32校验的,Verilog实现,算法并行优化(64-bit data CRC-32 checksum, Verilog implementation of a parallel optimization algorithm)
    2011-09-17 19:36:16下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载