登录
首页 » VHDL » 这是一个HDB3的译码器,实现从HDB3双极性码到高低电平二值序列的转化...

这是一个HDB3的译码器,实现从HDB3双极性码到高低电平二值序列的转化...

于 2022-03-23 发布 文件大小:681.00 B
0 158
下载积分: 2 下载次数: 1

代码说明:

这是一个HDB3的译码器,实现从HDB3双极性码到高低电平二值序列的转化-This is a decoder of the HDB3, HDB3 bipolar from high-low-level code to the conversion of binary sequences

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • EDA-traffic-lights-control-system
    EDA的交通信号灯的控制系统的程序,设计一个交通信号灯控制器,由一条主干道和一条支干道汇合成十字路口,在每个入口处设置红、绿、黄三色信号灯,红灯亮禁止通行,绿灯亮允许通行,黄灯亮则给行驶中的车辆有时间停在禁行线外。(EDA traffic lights control system procedures)
    2013-04-18 20:09:42下载
    积分:1
  • 8位CPU的VHDL设计代码没有测试
    8 bit cpu vhdl design code not tested
    2022-03-21 20:07:37下载
    积分:1
  • RAM
    这是个双端口双端口ram的定义,当然读者在此基础上还可以扩充(This is a dual-port dual-port ram definition, of course, on the basis of the readers can also be expanded)
    2009-05-24 11:41:19下载
    积分:1
  • 利用fpga实现的DDS,可输出正弦波,输出频率可调
    利用fpga实现的DDS,可输出正弦波,输出频率可调-FPGA realization of the use of DDS, sine wave output, output frequency adjustable
    2022-01-28 18:28:31下载
    积分:1
  • vhdl testbench的编写,textio的编写是一个难点,也是一个重点,而这是本人搜集的多篇关于textio的文章,同时附有简单注释!...
    vhdl testbench的编写,textio的编写是一个难点,也是一个重点,而这是本人搜集的多篇关于textio的文章,同时附有简单注释!-vhdl testbench preparation, textio the preparation is a difficult, but also a focus, and this is my collection of articles on textio the article, at the same time with a simple note!
    2022-10-01 22:10:03下载
    积分:1
  • AX301
    黑金FPGA助学版-tcl,包含开发板所有管脚。不需要再对板子管脚定义。AX301(Black Gold FPGA Student Edition-tcl, development board contains all the pins. No need for a board pin definitions. AX301)
    2021-03-23 21:59:15下载
    积分:1
  • 本文件是用CPLD(EPM7064)驱动线阵CCD(ILX509),其中包括原理图和程序...
    本文件是用CPLD(EPM7064)驱动线阵CCD(ILX509),其中包括原理图和程序-This document is a CPLD (EPM7064) driver line array CCD (ILX509), including schematics and procedures
    2022-02-12 02:58:13下载
    积分:1
  • sdram_epm570_uart
    基于CPLD芯片EPM570的verilog hdl串口程序(the UART verilog hdl code based on CPLD chip-- EPM570)
    2014-06-03 20:27:45下载
    积分:1
  • uart_tr(3)
    uart_tr 异步串口通信主机 使用verilog HDL语言编写(uart_tr the host of the uart )
    2015-06-08 21:02:17下载
    积分:1
  • 简易数字信号分析仪(眼图)
    采用VHDL语言编写,此题为全国大学生电子设计竞赛题目,产生一个伪随机信号,并用时钟提取模块提取时钟,最终能在示波器上获得眼图,验证实验结果。此程序已经经过本人亲自验证,完全可用,可用于电赛培训之中。
    2022-07-22 14:59:00下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载