在ALTERA的Verilog代码的VGA显示电路板

这是一个0上下计数器的设计是为了在FPGA显示一七段显示的数字代码。这里的二七段已被编程代码中以这样的方式，他们可以显示0-99的数字。UD控制信号用于控制是否反会上升或下降取决于价值。&；nbsp；

由FPGA模拟生成SPI接口时序，完成AD芯片的配置，AD芯片为ADI公司的ad9852，程序配置的较为详细，适合使用类似AD芯片开发者参考

开关数据加载到寄存器并显示的设计与实现.3． 设计一个可以把4个开关的内容存储到一个4位寄存器的电路，并在最右边的7段显示管上显示这个寄存器中的十六进制数字。我们使用到去抖动模块clock_pulse， 用btn[0]作为输入；8位寄存器模块，用btn[1]作为加载信号；7段显示管上的显示模块x7segbc；分频模块clkdiv，用以产生模块clock_pulse和x7segbc的clk190时钟信号。(Design of switching data is loaded into the register and display the.3. design and implementation of a 4 switch content storage circuit to a 4 bit register, and in the 7 section of the most on the right shows the register in the sixteen decimal digital display tube. We used to go to the jitter module clock_pulse, with btn[0] as the input 8 bit register module, as the loading signal by btn[1] 7 segment display module on the x7segbc pipe frequency module clkdiv, clk190 clock signal for generating module clock_pulse and x7segbc.)

学习ISE的好资料，想要使用XILINX芯片进行开发必看(ISE learning good information, want to use a must-see XILINX chip development)

在ISE下的中值滤波代码，采用的Verilog HDL语言，已经验证通过，方法简单，适合初学者使用，欢迎改进交流。。。。。。。。。。

任意波形发生器，通过计数器并结合拼接操作产生四种波形正弦波，方波，三角波，斜三角波。通过数据选择端（2位）共四种模式确定选择产生上述四种波形中的哪一种波形。波形的形状是由若干个坐标的点连接而成。

用Verilog语言编程实现4位BCD计数器的功能(Write the programm with Verilog language to implement the function of 4 - bit BCD counter.)

本实验将采用双通道 12bit AD 9226在开发板上实现数据采集和模数 转换的功能(This experiment will use dual channel 12bit AD 9226 to realize data acquisition and module on the development board. The function of conversion)

这个代码主要展示了异步fifo的读的功能和写的功能(This code mainly shows the function of asynchronous FIFO and the function of writing.)

说明：  实现Verilog编程，实现超声波测距模块实现测距功能，并将测得的距离显示在数码管上(Verilog programming is realized, ultrasonic ranging module is realized, and the measured distance is displayed on the digital tube)