简易数字钟程序（基于ALTERA quartusII）

说明：  实现fpga 读写flash 在k7上验证(Realization of FPGA read-write flash verification on K7)

此代码带实现PCIE RC端的RTL代码，详细的描述了RC端是如何工作的，工作性质基本与EP端类似。通过类似于网络中的包进行数据的接收与发送。 包含RTL代码和详细的文档说明。

uart通信的Verilog实现,包含rx tx 以及testbench(Verilog implemention of UART telecommunicate)

使用Verilog语言对128点 基8FFT的实现(Implementation of 128-point basis 8FFT)

如果需要用verilog设计一项比较简单的功能，那么这个浅显易懂的程序能让你很快明白点阵的设计方法，尤其是对那些初学者(If you need to use a relatively simple verilog design features, then this easy to understand design of the program allows you to quickly understand the lattice method, especially for those who are beginners)

自动计算fir滤波器系数的工具，不妨一试(Automatic calculation of filter coefficients fir tools, try)

本控制器与博世参考模型测试

多年项目经验测试文档测试文档，重要保存重要保存重要保存重要保存重要保存重要保存(Years of project experience testing document testing, it is important to save save save important important important important to save save save important)

数字钟通过verilog实现，并且支持Modelsim仿真(The digital clock is implemented by Verilog and supports Modelsim simulation)

说明：  实现二项混合式步进电机的驱动，和步进电机的细分程序。(The driving of binomial hybrid stepper motor and the subdivision program of stepper motor are realized.)