登录
首页 » Verilog » 简易数字钟程序(基于ALTERA quartusII)

简易数字钟程序(基于ALTERA quartusII)

于 2022-03-20 发布 文件大小:516.26 kB
0 157
下载积分: 2 下载次数: 2

代码说明:

一个简易数字钟程序,可以实现24小时精确计时、整点报时、时钟矫正、时钟复位等功能

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • flash_test_24
    说明:  实现fpga 读写flash 在k7上验证(Realization of FPGA read-write flash verification on K7)
    2020-06-18 20:00:02下载
    积分:1
  • PCIE_DM
    此代码带实现PCIE RC端的RTL代码,详细的描述了RC端是如何工作的,工作性质基本与EP端类似。通过类似于网络中的包进行数据的接收与发送。 包含RTL代码和详细的文档说明。
    2023-05-27 19:00:04下载
    积分:1
  • uart
    uart通信的Verilog实现,包含rx tx 以及testbench(Verilog implemention of UART telecommunicate)
    2018-09-18 17:06:06下载
    积分:1
  • 128点 基8 FFT
    使用Verilog语言对128点 基8FFT的实现(Implementation of 128-point basis 8FFT)
    2018-11-29 14:39:32下载
    积分:1
  • dianzhen
    如果需要用verilog设计一项比较简单的功能,那么这个浅显易懂的程序能让你很快明白点阵的设计方法,尤其是对那些初学者(If you need to use a relatively simple verilog design features, then this easy to understand design of the program allows you to quickly understand the lattice method, especially for those who are beginners)
    2014-01-16 16:13:53下载
    积分:1
  • coe
    自动计算fir滤波器系数的工具,不妨一试(Automatic calculation of filter coefficients fir tools, try)
    2009-04-11 17:20:49下载
    积分:1
  • 可以在Verilog HDL协议实现
    本控制器与博世参考模型测试
    2023-04-23 22:15:03下载
    积分:1
  • bootstrap_ace_v1.3.2
    多年项目经验测试文档测试文档,重要保存重要保存重要保存重要保存重要保存重要保存(Years of project experience testing document testing, it is important to save save save important important important important to save save save important)
    2016-03-05 15:46:27下载
    积分:1
  • all clock
    数字钟通过verilog实现,并且支持Modelsim仿真(The digital clock is implemented by Verilog and supports Modelsim simulation)
    2020-06-18 05:00:01下载
    积分:1
  • StepMotor_CurrentLoop
    说明:  实现二项混合式步进电机的驱动,和步进电机的细分程序。(The driving of binomial hybrid stepper motor and the subdivision program of stepper motor are realized.)
    2020-06-21 02:20:01下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载