网站首页

简易数字钟程序（基于ALTERA quartusII）

于 2022-03-20 发布文件大小:516.26 kB

 0  156

下载积分: 2 下载次数: 2

我要下载

代码说明：

一个简易数字钟程序，可以实现24小时精确计时、整点报时、时钟矫正、时钟复位等功能

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

ix746
Nonlinear discrete system identification, It uses a pulse of consumer law, Partial least squares method.

2017-08-28 20:46:28下载

积分：1
8BIT_CPU
一个8位的CPU设计，用verilog语言写的，希望有用(A CPU OF 8 BITS )

2020-07-01 09:00:02下载

积分：1
FPGA
spwm dcac逆变 fpga与单片机一起作用(sdad)

2010-08-12 18:20:08下载

积分：1
shuzishizhong
数字时钟，包括流程图以及编码和完整的实验报告，内容详细丰富。(Digital clock, including flowcharts, and coding and a full lab report, detailed and rich.)

2011-12-20 19:53:07下载

积分：1
多周期cpu实现计算机组成
多周期CPU源代码 verilog 自己写的有仿真实现了22条指令比较完善计算机组成课上的作业没有根据实验书写，是自己实现的，代码稍微繁杂

2022-01-26 08:28:39下载

积分：1
1
说明：一个解决除法溢出的例子，可以学习到很多，注释很详细(A solution to the division overflow example, you can learn a lot, very detailed notes)

2013-12-24 09:19:13下载

积分：1
McBSP
CPLD对mcbsp的收发操作，占用资源很少(CPLD to mcbsp transceiver operation, small footprint)

2011-09-14 16:19:51下载

积分：1
ARM-Verilog-HDL-IP-CORE
ARM处理器的IP核，用verilog编写的，对处理器和相关的CPU架构知识有很大帮助。(ARM processor IP core, written in verilog processor and CPU architecture knowledge.)

2020-09-21 10:27:52下载

积分：1
序列检测器的实现采用Verilog HDL模拟使用ModelSim

2023-01-19 03:45:03下载

积分：1
ahb_slave_latest.tar
AHB 总线slave verilog实现(Implementation of AHB bus)

2020-06-30 13:40:02下载

积分：1

696516资源总数
106914会员总数
0今日下载

简易数字钟程序（基于ALTERA quartusII）

0 个回复

热门标签

热门下载