-
DDS_DAC_Output
说明： 本工程使用A7系列FPGA产生DDS，用DAC0832进行正弦电压输出(In this project, A7 series FPGA is used to generate DDS, and DAC0832 is used for sinusoidal voltage output)
- 2019-05-06 10:05:10下载
- 积分：1
-
FIR 滤波器石英项目
数字信号处理器 （DSP） 应用低功耗有限脉冲响应 （FIR） 滤波器。因为它是数据通路的算术建筑变化，提出的体系结构可以应用于任何分层的体系结构，功率在哪里的主要制约因素。设计了研发的 Verilog HDL 模型。
- 2023-02-01 14:45:03下载
- 积分：1
-
modelsim输出文件代码演示 verilog
资源描述
modelsim输出文件代码演示 verilog 内含头文件和testbench.Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式。
- 2022-03-04 02:46:20下载
- 积分：1
-
DS28E01_final
基于SHA-1算法和DS28E01加密芯片的FPGA系统设计，该上传文件为整个设计的系统文件。Quarter软件编程的Verilog程序，包含仿真调试界面。(Design of FPGA system based on SHA-1 algorithm and DS28E01 encryption chip。)
- 2020-11-24 21:29:34下载
- 积分：1
-
juanji
FPGA的卷积编码小程序，VHDL描述，参数为2，1，7.(2,1,7 cov with VHDL.)
- 2010-09-24 20:28:22下载
- 积分：1
-
VHDL-development
VHDL入门级好教材《VHDL开发精解与实例剖析》(VHDL development solution with fine examples of analysis)
- 2015-03-11 10:57:53下载
- 积分：1
-
Verilog--image-sample
基于Verilog的图像采集、处理和存储程序，初学者参考，高手绕道。(Verilog-based image acquisition, processing and storage procedures, beginners reference, master bypass.)
- 2021-04-16 11:48:54下载
- 积分：1
-
与寄存器 8 位规模 comparater
8 位规模 comparater 与注册
- 2022-01-25 23:47:37下载
- 积分：1
-
SPI 主核心
串行外设接口（SPI）是一个序列，同步通信协议，标准的微处理器，微控制器和外围设备。它提供了不同的设备，如微控制器，微处理器，ADC，DAC的接口，Flash存储器等。SPI主 请点击左侧文件开始预览 ！预览只提供20%的代码片段，完整代码需下载后查看 加载中 侵权举报
- 2023-02-24 09:40:03下载
- 积分：1
-
pcf8563
pcf8563，在quartusII下VERILOG编写的数字时钟程序，8位数码管显示(pcf8563, written in quartusII VERILOG digital clock program, eight digital display)
- 2013-12-24 21:46:21下载
- 积分：1
