UART Verilog sorce 代码和仿真代码和 FIFO 代码

crc-16的编码，使用的多项式是G(x)=x^16+x^12+x^5+1(generator polynomial of degree 16: G(X)=x^16+x^12+x^5+1)

this is code verilog

VHDL 的100例程代码，能够使你熟练掌握VHDL语言的编写(100 routines of VHDL code, enabling you to master the preparation of the VHDL language)

说明：  用于实现FPGA硬件开发使用的加法器，需要注意的是用Verilog语言实现的(The adder used to realize FPGA hardware development needs to be realized in Verilog language)

BCH3.c,提供m<21以下的所有码长的BCH编解码模块。以供大家参考。谢谢(BCH encoder&decoder GF(2^m) m<21)

用verilog语言编译的pci协议实现，而且有具体的电路图(Compiled with the verilog language pci protocol implementation, but also the specific circuit)

基于VHDL的RS232通讯程序,包含完整的源代码,锁脚文件以及下载文件,可直接下载使用(VHDL based on the RS232 communication procedures, including complete source code, locking pin, as well as download files documents can be directly downloaded using)

s5pv-u-boot-2011.06之增加LCD显示功能(s5pv-u-boot-2011.06 Increase LCD display function)

主要用于信道编码，可以防止相位的翻转，计算码元之间的相位变化以后，做差分传输，接收端根据前一码元的相位进行解差分。

应用背景两个摄像头，一个FPGA。相机都可以显示在VGA显示器采用开关[ 5 ]。关键技术ccd_capture V / V。i2c_ccd_config V / V。i2c_controller V / V。raw2rgb V / V。seg7_lut V / V。vga_controller V / V。