ALU

本代码是一个基于FPGA的串口通信程序设计，程序采用Verilog语言编写，工程中已经加入了仿真模型，并设置了仿真，如果你的电脑也安装了modelsim-altera，就可以直接点击RTL仿真，就能出仿真结果了。程序的主要功能实串口测试，当FPGA芯片收到上位机发送的数据时将数据再发回到上位机，在串口助手上进行显示。

SEG7数码管显示示例程序，适用于ALTERA的CPLD(SEG7 digital display sample program of ALTERA CPLD)

非常需要的可以下载看看,适合初学者学习,好的算法和程序(Very need to download to see, suitable for beginners to learn, good algorithm and program.)

combinatorial modules

xilinx设计指南书中源代码lab2，书中所附实验源代码

4*4键盘小程序 两种算法内附检查LED(4* 4 keyboard applet containing two algorithms check the LED)

APB是专为低带宽控制访问，就系统的外围设备例如寄存器接口。这种总线具有一个地址和数据相类似的AHB，但大大减少，低复杂度的信号列表中（例如，没有脉冲串）。它支持32位和66 MHz的信号。 APB主机和从机

黑金FPGA助学版-tcl,包含开发板所有管脚。不需要再对板子管脚定义。AX301(Black Gold FPGA Student Edition-tcl, development board contains all the pins. No need for a board pin definitions. AX301)

资源描述透過Verilog來實現奇偶归并排序壓縮檔中包括4 8 16 32筆資料的排序、、、oe_sort_32為32筆資料排序網絡oem_32為32筆資料排序模組

一款verilog设计的SRAM控制器，可以实现AHB总线控制的功能。(abcdefghijklmnopqrstuvwxyz)