Xilinx,Altera,ARM,AVR,S52,Lattice等系列FPGA的下载线电路图和PCB

自动化仿真平台的搭建使用代码，经过具体的仿真和优化，发现代码完全可用(The automated simulation platform is built using code, and after specific simulation and optimization, it is found that the code is fully available)

本文件包括整个基于QuartusII实现的抢答器模块，其下包括各个分模块，实现效果较不错。                                                                                                                                                            

这是一个vhdl代码的进位选择加法器及其工作100%。

用VHDL编写的串口通讯程序，包括几个不同的程序例子，也可以用verilog进行改写。

基于vhdl可用的数字频率计，误差较小，精准度较高。文件中还包含了与arm的通信模块、

串行流水线格式:使用COrdic 算法计算反正切:向量模式下求角度 16bit :数据全部补码格式 (Serial line format: Use COrdic algorithm arctangent: seeking angle vector mode 16bit: full complement data format)

vmm log 验证平台，采用vmm搭建 (vmm log verification platform, built by vmm)

ip核的FFTverilog源代码，说明不是很具体-ip nuclear FFTverilog source code, that is not very specific

application of a galois field multiplication and normal multiplication

在本次设计中，设计了一款软件，可以实现四个选手抢答问题的模式。包括有计时模块、计分模块、分频模块、消抖模块以及动态显示模块。模块中，有一部分是通过VHDL编程实现，有一部分是通过直接调用软件库中的逻辑器件进行组合，进而设计成一个大模块；最后，把这些所有的模块都进行正确的组合，得到正确的仿真结果，下载到FPGA开发板上，同样可以正确的实现（显示第一个抢答选手的号数以及当前各个选手的积分情况）