登录
首页 » Verilog » 三态以太网verilog代码

三态以太网verilog代码

于 2023-06-19 发布 文件大小:3.20 MB
0 274
下载积分: 2 下载次数: 1

代码说明:

10_100_1000 Mbps tri-mode ethernet MAC implements a MAC controller conforming to IEEE 802.3 specification. It is designed using less than 2000 LCs/LEs to implement full function. It will use inferred PADs to reduce technology dependancies. The whole project will be finished in TEN weeks inluding verilog coding,RTL level verification. A GUI configuration interface,created by tcl/tk script language,is convenient for configuring optional modules,FiFo depth and verifcation parameters. Furthermore,a verifcation system was designed with tcl/tk user interface,by which the stimulus can be generated automatically and the output packets can be verified with CRC-32 checksum.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • decoder_38
    这是基于Quartus2 开发环境和verilog hdl语言写的38译码器(This is based development environment and Quartus2 verilog hdl language used to write decoder 38)
    2013-08-04 09:53:07下载
    积分:1
  • main
    完整的GMSK调制及维特比译码,程序中包括了高斯滤波器的设计,调制相位的计算,并采用了维特比译码算法解调出原始码元,最后计算了其误码率。(Complete GMSK modulation and Viterbi decoding, the program includes a Gaussian filter design, the calculation of the phase modulation, and uses the Viterbi algorithm demodulates the source element, the final calculation of the bit error rate.)
    2020-11-03 16:19:54下载
    积分:1
  • fwwallace
    wallace tree multiplier in verrilog
    2013-03-19 00:15:07下载
    积分:1
  • CycloneII_NiosII_2C35_Rev02_DB_SCH
    说明:  nios开发板电路图CycloneII_NiosII_2C35_Rev02_DB_SCH.zip(nios development board circuit CycloneII_NiosII_2C35_Rev02_DB_SCH.zip)
    2010-03-28 20:50:27下载
    积分:1
  • 用FPGA实现GPS数据解析,Verilog测试通过
    用FPGA实现GPS数据解析,基于Verilog实现,并通过串口发送时间信息
    2022-03-02 02:41:56下载
    积分:1
  • 14_SDRAM
    说明:  高速流水的SDRAM控制器,最高速度可达速度在200M左右(high speed SDRAM controller)
    2019-06-17 18:43:54下载
    积分:1
  • FPGA
    实现温度显示,接温度传感器。在4数码管上显示小数点后两位的温度(temperture of FPGA)
    2012-03-28 23:12:48下载
    积分:1
  • 序列检测器
    在计算机网络中像以太网,数字发送数据一位一次,非常高的速度。这种运动的数据通常被称为位流。一个特点是不幸的特别是在位流中的任何一位看起来与许多其他位相同。显然是重要的一个接收器能识别的比特流的重要特征。作为一个例子,它是消息的重要的是消息的明确的开始和结束。这是这份工作的特殊位序列被称为的标志。国旗是只是一位序列,充当的位流中的一个标记。在位流中检测一个标志采用序列检测器 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报
    2022-09-05 08:05:03下载
    积分:1
  • FPGA控制步进电机的Verilog程序
    FPGA控制步进电机的程序,带有加减速,方向控制,速度可调。并且有SPI接口,由状态机控制电机的加减速,电机运行步数可控。
    2022-08-05 17:28:46下载
    积分:1
  • XAPP200_ddr_sdram_64b
    Xapp 200 64 bit DDR SDRAM design files for Xilinx Vertix
    2011-01-19 09:45:06下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载