MII bus verilog code

接下来是模仿经典的嵌入式系统的实现与设计街机游戏太空入侵者。这个项目利用 Altera 硬件和软件功能DE2 板。实施涉及 C 和 vhdl 语言的组合。我们使用的是 PS/2 键盘，VGA显示器和外围设备作为沃尔夫森 WM8371 音频编解码器。所有侵略者都属于我们! 一个二维的固定射击游戏，玩家控制通过横向穿过屏幕的底部，并射击，降序外星人的家船。目的是打败五排在作为屏幕上来回横向移动的十二个外国人他们迈向屏幕的底部。球员击败了外星人，并通过挣点，用激光导弹射击它。打败外星人带来另一波更难，一个循环，可以继续下去。外星人企图破坏家船由它射击，虽然他们接近底部屏幕。如果他们到达底部，外星人入侵成功，游戏就结束了。家船部分受可毁于外星人的四个固定防御路障和首页-船。这场比赛我们翻译分为 3 个阶段： 游戏开始阶段： 这一阶段包含询问球员他/她是否准备好了"拯救地球"的介绍屏幕。游戏的玩阶段： 这是游戏的主要阶段。玩家扮演的这场比赛是由射击在外星人的波浪，因此按顺序结算水平。每个玩家开始 3 的生活。他 / 她能不能输掉比赛以两种方式： 如果他/她获取由外来导弹射击 3 次，或如果外星人波收益这样远了，他们到达了街垒水平 （这表明成功的外星人入侵 ！）。游戏结束阶段： 上输掉了比赛，游戏状态转到游戏结束屏幕。的用户可以通过按输入键重新启动游戏，并恢复拯救地球

amba总线的ahb到sram的接口，Verilog代码，还算详细，算是不错的资料。(The AHB to SRAM interface of the AMBA bus)

// 4 entry deep fast fifo module fifo4(clk, rst, clr,  din, we, dout, re, full, empty); parameter dw = 8; input clk, rst; input clr; input   [dw:1] din; input we; output  [dw:1] dout; input re; output full, empty; //////////////////////////////////////////////////////////////////// // // Local Wires // reg     [dw:1] mem[0:3]; reg     [1:0]   wp; reg     [1:0]   rp; wire    [1:0]   wp_p1; wire    [1:0]   wp_p2; wire    [1:0]   rp_p1; wire full, empty; reg gb; ///////////////////////////////////

说明：  文档中的verilog代码实现了FPGA与SSI总线的数据协议链接(Verilog code in the document of the FPGA data bus protocol and SSI links)

用Quartus II开发的一个十进制计数器，包括仿真波形，下载文件，是完整工程。(With the Quartus II development of a decimal counter, including the simulation waveform, download files, is the complete project.)

`timescale 1ns / 1ps ////////////////////////////////////////////////////////////////////////////////// // Company:  // Engineer:  //  // Create Date:    19:40:20 01/09/2019  // Design Name:  // Module Name:    fulladder  // Project Name:  // Target Devices:  // Tool versions:  // Description:  // // Dependencies:  // // Revision:  // Revision 0.01 - File Created // Additional Comments:  // ////////////////////////////////////////////////////////////////////////////////// module fulladder(     input a, b, cin,     output s, cout     ); assign s=a^b^cin; assign cout= a&b| b&cin | cin&a; endmodule

这段代码件实事吊炸天了，我重来都没有看过更好的了。学习verilog就必须要知道学会汇石油这段嗲吗，因为他真的很棒！

说明：  秒表的实现，有暂停清零功能，Quartus II(Stopwatch realization, has the pause clear function)

说明：  基于Verilog语言编写的LCD1602显示的日历程序，类似时钟功能值得参考。(LCD1602 shows calendar program based on Verilog language, similar clock function is worth reference.)

说明：  基于FPGA的16QAM调制解调设计，以及仿真实现(Design of 16QAM Modulation and Demodulation Based on FPGA)