登录
首页 » Verilog » FPGA编程:基于Verilog实现的DDS波形发生器

FPGA编程:基于Verilog实现的DDS波形发生器

于 2022-01-26 发布 文件大小:17.01 kB
0 172
下载积分: 2 下载次数: 1

代码说明:

用FPGA实现DDS波形发生器。可以实现方波,三角波,正弦波的切换,实现频率的调节。三角波和正弦波均用查表法实现。本文档包括一个主程序的代码,按键和显示的实例化程序代码、调用ROM生成的代码以及正弦波和三角波实现的数据表。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 数字秒表的设计
    设计一个秒表,系统时钟选择时钟模块的1KHz,由于计时时钟信号为100Hz,因此需要对系统时钟进行10分频才能得到,之所以选择1KHz的时钟是因为七段码管需要扫描显示,所以选择1KHz。另外为了控制方便,需要一个复位按键、启动计时按键和停止计时按键,按下复位键,系统复位,所有寄存器全部清零;按下开始键,秒表启动计时;按下停止键,秒表停止计时,并且七段码管显示当前计时时间,如果再次按下开始键,秒表继续计时,除非按下复位键,系统才能复位,显示全部为00-00-00。
    2022-02-07 06:46:24下载
    积分:1
  • FIFO verilog 代码
    这个项目给出FIFO.Since buscan连接于不同的数据速率操作的设备,先入先出(FIFO)存储器的需要,以适应useof在I2C在I2C。 WithFIFO存储器,一快速的设备可以与通过theFIFO缓冲非常慢的设备进行通信。在另一方面,如果快速和低设备连接togetherwithout缓冲器时,快速的设备将必须等待低设备finishtransfer或接收的数据;但通过使用缓冲液中,在快速设备将bekept忙于处理信息到缓冲区。这是writteninto内存中的数据首先是第一个TOBE读出。
    2022-01-25 20:16:01下载
    积分:1
  • 示波器代码
    可以用于学习的示波器读取显示存储简单处理软件~希望可以对各位有用,用Verilog语言编写而成的,顶层加各个模块的分析,都有,希望有用~~~~~~~~~~~~~~~~~~~~~~
    2022-06-21 09:47:13下载
    积分:1
  • GgmsskModulatM
    GMSK的调制解调,理理想信道,画出其功率谱。 (GMSK modulation and demodulation, management ideal channel, to draw its power spectrum.)
    2020-07-02 02:00:02下载
    积分:1
  • test_uart
    基于fpga的uart串口通信协议,64位数据(Uart communication protocol based on fpga, 64-bit data)
    2017-08-09 17:35:47下载
    积分:1
  • GPSDECODE
    完成GPS的IRIG_B码解码,已经模块化,并且有详细的中文注释(Completed the GPS IRIG_B of decoding modular, and there are detailed notes in Chinese)
    2021-04-07 16:09:01下载
    积分:1
  • xilinx设计指南书中源代码lab2
    xilinx设计指南书中源代码lab2,书中所附实验源代码
    2023-05-20 04:20:04下载
    积分:1
  • 中山大学计组实验--单周期CPU设计
    中山大学计组实验--单周期CPU设计,实现12条指令,基于xilinx ISE 14.4 测试通过
    2022-03-21 15:15:11下载
    积分:1
  • sdram
    SDRAM驱动器,自己项目利用的,已经经过实际验证(sdram controller)
    2010-01-28 14:13:35下载
    积分:1
  • crc16_8bit.v
    FPGA用于实现crc16编码的verlog源程序,用到的请下载。(FPGA is used to achieve the the crc16 the encoding of verlog source code used to download.)
    2012-11-08 13:45:14下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载