登录
首页 » VHDL » VHDLVERILOG语言实现的CARDBUS的IP源码,已经实现现场应用

VHDLVERILOG语言实现的CARDBUS的IP源码,已经实现现场应用

于 2022-03-12 发布 文件大小:1.91 MB
0 265
下载积分: 2 下载次数: 1

代码说明:

VHDLVERILOG语言实现的CARDBUS的IP源码,已经实现现场应用-CARDBUS IP CORE

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • vend
    自动售货机,根据所要的东西,自动收费,并进行找零(Vending machine, according to what you want to automatically charge and conduct Keep the change)
    2010-01-10 16:56:54下载
    积分:1
  • 能够实现8位的无符号数的乘除法,模拟了笔算的过程
    2022-12-11 10:00:03下载
    积分:1
  • LED和MAX II开发epm1270f256c5测试按钮
    应用背景****************************************************************************关键技术这个项目的目的是研究开发板的最大。该项目是实现闪烁的发光二极管具有不同的频率和/关闭时,你按按钮。
    2023-04-18 06:05:03下载
    积分:1
  • Electronic design automation in the conversion of traffic signals on the realiza...
    电子设计自动化中关于交通信号的转换的实现程序,基于VHDL语言实现的-Electronic design automation in the conversion of traffic signals on the realization of the procedure, based on the realization of VHDL language
    2023-05-04 11:45:03下载
    积分:1
  • Comparator for Quartus
    Comparator for Quartus
    2022-06-21 21:12:14下载
    积分:1
  • ALTERA NIOS处理器实验,编程环境是QUARTUS,在NIOS SHELL下编译实现功能。实验USB接口...
    ALTERA NIOS处理器实验,编程环境是QUARTUS,在NIOS SHELL下编译实现功能。实验USB接口-Altera NIOS processor experiments, programming environment is QUARTUS in NIOS SHELL compiler functionality. Experimental USB interface
    2022-05-25 15:09:52下载
    积分:1
  • 基于FPGA的六路抢答器
    设计一个可供6组参赛选手使用的抢答器,具体要求如下:1)  可容纳6组参赛者的数字智能抢答器,每组设置一个抢答按钮供抢答者使用;2)  电路具有第一抢答信号的鉴别和锁存功能;3)  设置计分电路4)  设置犯规电路。顶层设计使用图形模块连线搭建,顶层功能模快均使用VHDL语言编写
    2023-01-01 02:30:03下载
    积分:1
  • lanqiu24s8
    篮球24s计时。计时器递减计数到零时,数码显示器显示‘0’并停止,同时发出报警信号(basketball 24 seconds)
    2012-06-11 16:04:01下载
    积分:1
  • 基于sopc ep2c5开发板的rs232例程
    基于sopc ep2c5开发板的rs232例程-On sopc ep2c5 development board rs232 routines
    2022-02-05 03:28:05下载
    积分:1
  • 04432909
    基于FPGA实现的神经网络算法ANN。针对手势识别,不错的参考文章。(Hand Postures Recognition System Using Artificial Neural Networks Implemented in FPGA)
    2015-06-25 06:34:19下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载