登录
首页 » VHDL » VHDLVERILOG语言实现的CARDBUS的IP源码,已经实现现场应用

VHDLVERILOG语言实现的CARDBUS的IP源码,已经实现现场应用

于 2022-03-12 发布 文件大小:1.91 MB
0 242
下载积分: 2 下载次数: 1

代码说明:

VHDLVERILOG语言实现的CARDBUS的IP源码,已经实现现场应用-CARDBUS IP CORE

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • LDPC码的消息节点(Bitnode)消息更新过程的VHDL语言实现
    LDPC码的消息节点(Bitnode)消息更新过程的VHDL语言实现-LDPC code of the message node (Bitnode) news update process of the VHDL language
    2022-12-16 00:40:03下载
    积分:1
  • 简单电子玩具的感知模块程序设计,通过外部输入信号改变内部信号.从而改变玩具的状态
    简单电子玩具的感知模块程序设计,通过外部输入信号改变内部信号.从而改变玩具的状态-simple electronic toys perception module programming, through external input signal a change in the internal signal. In order to change the state of toys
    2022-03-05 12:17:08下载
    积分:1
  • 一个FPGA
    一个基于FPGA的串口程序,已经经过验证,对用FPGA做串口的朋友提供参考和借鉴!-an FPGA-based serial procedures have proven, right Serial do with FPGA reference for a friend and borrow!
    2022-03-24 10:20:25下载
    积分:1
  • FIFO程序,适用FPGA仿真的代码,有一定的价值
    FIFO程序,适用FPGA仿真的代码,有一定的价值-FIFO
    2022-08-10 12:12:14下载
    积分:1
  • LightControl
    说明:  经典的雷鸟车灯控制电路设计,各大高校实验必做题目(Thunderbird classic light control circuit design, major colleges and universities must do experimental subjects)
    2011-03-05 09:49:32下载
    积分:1
  • sin_10k
    基于FPGA的利用rom进行查询的方式生成一个频率为10KHZ的sin信号,编译成功,并实现功能仿真。(Query based on the the FPGA use of rom generate a frequency of 10 kHz sin signal, compiled successfully and to achieve functional simulation.)
    2013-04-23 10:47:17下载
    积分:1
  • VHDL-development
    VHDL入门级好教材《VHDL开发精解与实例剖析》(VHDL development solution with fine examples of analysis)
    2015-03-11 10:57:53下载
    积分:1
  • 第七次课--视频图像DCT处理及水印嵌入_2
    说明:  熟悉IIC协议总线协议,采用IIC总线对图像采集传感器寄存器进行配置,并转换为RGB565格式。 利用异步FIFO完成从摄像头输出端到SDRAM 和SDRAM 到VGA 接口各跨时钟域信号的传输和处理。 利用 SDRAM 接口模块的设计,实现了刷新、读写等操作;为提高SDRAM 的读写带宽,均采用突发连续读写数据方式;并采用乒乓操作实现 CMOS 摄像头与VGA的帧率匹配。 利用双线性插值方法实现对图像640×480到1024×768的放大操作。 完成VGA显示接口设计。(Familiar with IIC protocol bus protocol, IIC bus is used to configure the register of image acquisition sensor and convert it into RGB565 format. Asynchronous FIFO is used to transmit and process signals across clock domain from camera output to SDRAM and SDRAM to VGA interface. With the design of SDRAM interface module, refresh, read and write operations are realized. In order to improve the read and write bandwidth of SDRAM, burst continuous read and write data mode is adopted, and table tennis operation is used to achieve frame rate matching between CMOS camera and VGA. The bilinear interpolation method is used to enlarge the image from 640*480 to 1024*768. Complete the VGA display interface design.)
    2020-06-25 04:00:02下载
    积分:1
  • 这个免费的CPU
    This free cpu-ip! use verilog
    2023-07-21 16:20:04下载
    积分:1
  • Frecuencymeter
    Frecuencymeter digital, clk frequency 10 MHZ, exhibition in 7 segments
    2009-09-17 02:49:40下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载