登录
首页 » VHDL » 两位独立数码管100进制计数器,每1秒计数一次。从0到99,到99后又回到0....

两位独立数码管100进制计数器,每1秒计数一次。从0到99,到99后又回到0....

于 2022-03-11 发布 文件大小:165.06 kB
0 150
下载积分: 2 下载次数: 1

代码说明:

两位独立数码管100进制计数器,每1秒计数一次。从0到99,到99后又回到0.-Two independent 100-band digital tube counters, every time 1 seconds count. From 0 to 99, to 99 and then back to 0.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • altera的关于对数计算的IP core。
    altera的关于对数计算的IP core。-altera calculated on the logarithm of the IP core.
    2022-09-17 13:25:03下载
    积分:1
  • signal
    能产生正弦波、三角波、方波和e指数衰减的扫频波,且相关参数可调(Can produce sine wave, triangle wave, square wave, and e exponential decay wave sweep and adjustable parameters)
    2014-05-13 15:15:12下载
    积分:1
  • gmii_tx_mac
    实现千兆以太网数据发送,通过GMII接口向PHY写数据,控制PHY发送数据。(Implementation of Gigabit Ethernet data transmission, write data to the PHY through the GMII interface, control PHY data.)
    2013-08-08 15:24:43下载
    积分:1
  • zuoye2
    主要编写了一组二进制数据通过根升余弦滤波器后的波形,但并没有使用ISE内部的FIR滤波器内核,该程序相当于编写了一个根升余弦滤波器。(Mainly prepared a set of binary data through the root raised cosine filter waveform after, but did not use the ISE internal FIR filter kernel, the program is equivalent to the preparation of a root raised cosine filter.)
    2013-09-18 15:24:13下载
    积分:1
  • AD7982_IF
    AD转换代码,主要练习,没有具体的功能可以实现的,因为只是一部分(AD conversion code, practice, no specific function can be realized, because only part)
    2014-06-14 09:01:03下载
    积分:1
  • DE2_Basic_Computer
    DE2 altera board vhdl design
    2016-04-09 00:35:05下载
    积分:1
  • 24_Timer
    说明:  使用Verilog编写的24位定时器,具有apb 总线接口,可以设置工作方式和计数初值。(The 24-bit timer written by Verilog has APB bus interface, which can set working mode and count initial value.)
    2021-04-27 21:38:44下载
    积分:1
  • AD_100k
    说明:  ADC Reference code!Clock 100kHz
    2020-06-24 10:40:02下载
    积分:1
  • 数控分频的一个工程
    数控分频的一个工程---包括vhdl源程序和编译后产生的相关文件-CNC dividing frequency of a project- including VHDL source code and compile the relevant documents after
    2022-05-22 23:30:57下载
    积分:1
  • 基于quartus 的一些程序 都是verilog 还是比较有用的
    基于quartus 的一些程序 都是verilog 还是比较有用的 -Based on some of the procedures Quartus Verilog are still quite useful
    2023-02-23 04:30:03下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载