-
DA(AD768)
AD768产生锯齿波的源码,DA转化的最基本操作。(AD768 sawtooth source code, the basic operation of DA conversion.)
- 2014-03-19 09:39:54下载
- 积分:1
-
Copy
this file describes the steps in building a fifo buffer module in verilog hdl and programming them on an fpga device
- 2020-06-21 21:00:02下载
- 积分:1
-
Hoang_ha_PIC18_for_proteus.2
library of protues aaaaaaaa
- 2013-11-12 12:00:40下载
- 积分:1
-
vhdl的基础性的介绍,对初学者大有用处
vhdl的基础性的介绍,对初学者大有用处-vhdl basic introduction
- 2022-05-20 01:22:09下载
- 积分:1
-
基于FPGA的快速傅立叶变换实现,适合fpga工程技术人员参考设计...
基于FPGA的快速傅立叶变换实现,适合fpga工程技术人员参考设计-FPGA-based Fast Fourier Transform for fpga reference design engineers
- 2022-12-10 15:50:11下载
- 积分:1
-
I2C
I2C的实现,可以扩展进而控制有关I2C的器件达到操作员的控制目的。(I2C implementations, can be extended further having control of the I2C device operator control purposes.)
- 2015-06-06 21:21:05下载
- 积分:1
-
是一个用vhdl语言编写的pwm程序,可以方便地用来和nios连接,实现对nios的功能扩展。...
是一个用vhdl语言编写的pwm程序,可以方便地用来和nios连接,实现对nios的功能扩展。-is a VHDL language with the PWM procedures can be used to facilitate connections and nios, nios to achieve a functional extension.
- 2022-07-11 04:57:55下载
- 积分:1
-
m68000
VHDL code for MC68000
- 2011-06-21 17:17:00下载
- 积分:1
-
基于FPGA的数字钟设计
基于FPGA的数字钟的设计,外部时钟32MHz,通过分频器得到秒脉冲,用于正常工作时的计数脉冲。通过分频还得到一个5ms的脉冲,用于按键的消抖(具体原理可见程序)。输入的信号有三个:1.时钟信号2.校时模式设置按键3.校时调整按键,输出通道6位数码管。共有:校时模块,24计数的小时计数模块,60计数的分钟计数模块,60计数的秒钟计数模块。
- 2022-04-01 05:03:17下载
- 积分:1
-
crc校验,经验证正确,下载就可直接用,有不足的地方可以指正,
crc校验,经验证正确,下载就可直接用,有不足的地方可以指正,-CRC check, certified correct, you can download directly, there are deficiencies can correct me,
- 2022-10-07 11:55:03下载
- 积分:1