16位处理器

EKG SIGNAL PROCESSING THROUGH CORDIC

说明：  BUS documentation and map reffereces

用FPGA verilog hdl模拟类I2C通信

HDB3码在matlab中的仿真，包括原始码、AMI码及HDB码的相关仿真图形(HDB simulink in matlab)

接口模块，通过对高位地址的编码可实现在一个FPGA中配置四个独立的功能模块，每个功能模块具有一个 带FIFO的输出口和13个独立的可由DSP读写的寄存器，寄存器功能可自定义。模块还包含两个全局寄存器， 可实现全局复位，中断等功能。该

用Vivado IPI搭建的Zynq-7000 PS到PL通信过程，使用了AXI-HP接口，利用AXI-DMA IP实现直接读写DDR的过程，软件可以配置传输尺寸。(The Zynq-7000 PS to PL communication process is built by Vivado IPI. AXI-HP interface is used, and AXI-DMA IP is used to read and write DDR directly. The software can configure the transmission size.)

AVIAddXSubs是一个简单易用的免费程序，用于转换原始srt文件的字幕视频。如果您的硬件播放机无法直接从srt显示字幕，或者即使这样做，结果也不令人满意，那么它的服务将非常有用。使用AVIAddXSubs并转换srt，您可以使用多种选项来配置有关字体、字体大小的字幕；

Verilog HDL教程 什么是Verilog HDL？ Verilog HDL 硬件描述语言(What is a Verilog HDL tutorials Verilog HDL? Verilog HDL hardware description language)

载波同步的verilog代码，是新手学习同步的最佳选择，值得推荐。(Verilog code carrier synchronization, synchronization is the best choice for novices to learn, it is worth recommending.)

这本书主要描述了如何使用system Verilog 建立测试平台和行为级模型(This book will describe how to use the system Verilog test bench and the establishment of behavioral models)