-
基于Verilog代码简单
simple code based on verilog
shifter , cla ,clg , ALU ,PC, decoder ,
tb_top
- 2022-02-26 06:52:19下载
- 积分：1
-
VHDL常用源程序，希望以EDA技术学习者有用！
VHDL常用源程序，希望以EDA技术学习者有用！-VHDL source code commonly used, I hope to EDA technology learners useful!
- 2022-03-22 23:41:46下载
- 积分：1
-
LVDS_SRC
实现LDVS接口数据接收 含有协议结构以及处理(lvds Verilog 512 frame)
- 2015-12-04 14:09:58下载
- 积分：1
-
用vhdl实现24小时计数器，方法简单实用。 仿真环境MAXPLUS
用vhdl实现24小时计数器，方法简单实用。 仿真环境MAXPLUS--use VHDL to achieve 24-hour counter, simple and practical method. Simulation environment Segments-
- 2022-03-24 12:46:20下载
- 积分：1
-
sata3.0协议及FPGA各模块实现
说明： sata3.0协议及FPGA各模块实现,有代码及文档说明。(Sata3.0 protocol and FPGA module implementation, with code and documentation.)
- 2020-02-13 01:02:31下载
- 积分：1
-
VGA显示驱动程序编写的Verilog HDL
用Verilog HDL编写的VGA显示驱动程序-Verilog HDL prepared with VGA display driver
- 2022-03-19 09:42:23下载
- 积分：1
-
verilog实现的“BCD/七段译码器”。
verilog实现的“BCD/七段译码器”。-verilog implementation " BCD/Seven-Segment Decoder."
- 2022-12-23 05:15:02下载
- 积分：1
-
Endat2_1_freq
用verilog实现endat2_1驱动,并用signalTap捕捉信号。(Using verilog achieve endat2_1 drive and use signalTap capture signal.)
- 2021-04-26 15:08:45下载
- 积分：1
-
xilinx 开发板原程序，双口RAM控制
xilinx 开发板原程序，双口RAM控制-Xilinx development board the original procedures, dual-port RAM control
- 2022-07-26 06:17:10下载
- 积分：1
-
VHDL
带有异步清零、异步置位功能的边沿JK触发器(With asynchronous reset, asynchronous setting function of edge JK flip-flop)
- 2020-06-30 03:00:02下载
- 积分：1
