ahb slave code

Demo program for use UART STM8S

在PYNQ-Z1上搭建二值神经网络(BNN)(Building two value neural network (BNN) on PYNQ-Z1)

异步fifo，实现的方法是MSB，满足慢时钟域到跨时钟域的数据传输，也满足快时钟域到慢时钟域的数据传输。

AD4003的Verilog程序，验证有用(Verilog code for AD4003)

本源码为Nios II的开发示例,主要演示基于Nios II的uCOS的移植。开发环境QuartusII。 本示例十分经典，对基于SOPC开发的FPGA初学者有很大帮助。(The source code for the Nios II development of examples, mainly based on the Nios II shows the uCOS transplant. Development environment QuartusII. This example is very classic, FPGA-based SOPC development of great help for beginners.)

G.729 basic_ops 是第一节和随后的代码将会上载时开发。

D触发器是最简单，最常用，最具代表性的时序元件，它是现代数字系统设计中最基本的底层时序单元，甚至是ASIC设计的标准单元。JK和T触发器都由D触发器构建而来。D触发器的描述包含了Verilog对时序电路的最基本和典型的表达方式，同时也包含了Verilog许多最具特色的语言现象。

应用背景本设计的目的是实现对IEEE-754 1985标准的最低要求浮点运算，使用简单的算法，具有类似功能的要求。该项目的一个重要目标是提供一个设计，可能对单片机领域提供浮点计算的方便，无需对硬件的影响巨大消费或软件执行速度的缓慢。执行和规范的优先级，但通过仿真验证应该是执行，以证明最终实施的正确性。关键技术该体系结构可以概括为2个不同的标量管道，共用一个普通控制单元。除此之外，外部乘法器连接到重要 C PI的5。某些人需要一些O之间的数据传输这两家管道，因此它们是由几个数据线互连。该设计将实施浮点操作的实例所需的1985，通过仔细选择算法。为设计类似于通用处理器的流水线，这是明显的，选用的算法与现有的软件实现共享的特点如果IEEE-754。在SP eedup一个软件实现主要是通过一个更合适的数据宽度来实现的，以及利用以及一些硬数据的路由选择两管道。

amba apb协议v2.0 verilog和数据表

C8051F340/1/2/3/4/5/6/7 全速 USB FLASH 微控制器(C8051F340/1/2/3/4/5/6/7 full speed USB FLASH microcontroller)