登录
首页 » Verilog » ahb slave code

ahb slave code

于 2022-03-07 发布 文件大小:2.26 kB
0 193
下载积分: 2 下载次数: 1

代码说明:

它支持ahb接口它是一个内存模型,当传输完成时给出正常响应,当发现地址超出范围时给出错误响应

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Verilog-learning-experience
    初学学习verilog的经验,可以帮助新手以正确的思维方式,学习方法学习。(Verilog learning experience)
    2013-09-30 09:51:04下载
    积分:1
  • cpu8bit
    这是一个计算机组成原理综合性实验:设计8位cpu。该cpu是8bit的代码,包含有4个寄存器,一个存储器,还有alu以及控制器。一共可以实现16条指令。(This is a computer composition principle of comprehensive experiment: Design 8 cpu. The cpu is 8bit code contains four registers, a memory, as well as alu and controllers. A total of 16 instructions can be achieved.)
    2020-07-01 08:40:01下载
    积分:1
  • 3*3按键控制流水灯
    verilog HDL语言程序,运行后3*3矩阵键盘按键控制实验板led依次点亮,达到流水灯的效 果
    2022-10-19 20:20:04下载
    积分:1
  • 800x600@60Hz VGA 时序产生的 Verilog
    800x600@60Hz VGA 时序产生的 Verilog 此外包括一个软件二 13.0 测试项目。在 Altera DE0 开发板执行测试。
    2022-02-07 16:06:28下载
    积分:1
  • FULL-FPGA-SCH
    包括Cyclone II EP2C20 原理图.CycloneII开发板原理图fpga.EP1C3T144 FPGA develop board manual.EP1C6Q240C6开发板原理图.EP2C8开发板原理图.EPM1270F256C5 MAX_II_board_schematics.SF-EP1V2+FPGA开发板原理图.XC3S400红色飓风开发板原理图.红色飓风II代开发板原理图2.(Including the Cyclone II EP2C20 schematic . CycloneII development board schematics fpga.EP1C3T144FPGA develop board manual.EP1C6Q240C6 development board schematic . EP2C8development board schematics . EPM1270F256C5MAX_II_board_schematics.SF-EP1V2+FPGA development board schematic . XC3S400red hurricane development board schematics. Red hurricane II development board schematic diagram2)
    2012-04-28 15:47:07下载
    积分:1
  • Verilog
    Verilog经典教程,很好的学习Verilog的书籍,对学习硬件编程很有帮助。(Verilog classic handbook, good learning Verilog books, to learn hardware programming helpful.)
    2013-08-19 11:02:51下载
    积分:1
  • verilog 温度控制命令
    verilog 温度控制命令 实现了温度的采集和运算,以及其他控制命令 很好哦
    2022-10-26 07:40:02下载
    积分:1
  • verilog滤波器仿真
    verilog程序仿真滤波器 16阶 运用加法器和乘法器 40KHZ 16位并入并出
    2022-03-18 13:07:36下载
    积分:1
  • LDPC.DIFFERENT-CODE-LONGTH
    LDPC码不同码长对比。码率选择1/2.码长分别为256,512,1024.(LDPC codes of different code length contrast. Bitrate select 1/2 yards long were 256,512,1024.)
    2012-11-22 10:53:04下载
    积分:1
  • float_int
    自己编写的,浮点数与整数之间的转换的Verilog HDL实现(Written by myself, it is converted into Verilog HDL integer floating point implementation)
    2020-12-18 10:29:11下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载