8051源代码

基于FPGA的DDS相位累加器，连接至存有波形数据的rom后再接至DA可以输出对应的波形(abcdefghijklmnopqrstuvwxyz)

这是基于FPGA的示波器设计，采用verilog描述，硬件为AC620开发板和小梅哥自主设计的ADM9226模块，能基本实现示波器的测量功能。

基于System Generator的图像处理工程,多媒体处理FPGA实现的源码,基于视频的运动跟踪(System Generator based image processing engineering, multimedia processing on FPGA source, video-based motion tracking)

ADI ad9361 vivado 下源代码(ADI ad9361 vivado source code)

基于fpga的计数器模块 分频 可移植 完美实现(Perfect realization of frequency division and portability of counter module based on FPGA)

32位乘以32位乘法器，由datapath 和控制中心组成，输出64位结果(32bits by 32 bits multiplier )

本程序使用Verilog语言实现了SPI接口的设计，可以直接烧到FPGA实现与MCU的通信,自带有测试文件。(The program uses the Verilog language design SPI interface, you can burn directly communicate with the FPGA, MCU, comes with a test file.)

包含如何实现AD控制器的准确思路 介绍了Ad控制器的相关重要指标 verilog编写  完成的测试平台 综合报告 时序仿真图 仿真报告开发环境ISE（xilinx）fpga搭建系统不可缺少的典型模块

misp顶层文件，verilog实现misp架构，并且支持modelsim仿真(Verilog implements MISP architecture and supports Modelsim simulation)

基于altera公司MAX10型FPGA的ADC调试程序(ADC-based debugger altera company MAX 10 type of FPGA)