网站首页

在 VHDL 乒乓 P 楚方法之后写的定时器模块

于 2022-03-06 发布文件大小:3.02 kB

 0  160

下载积分: 2 下载次数: 1

我要下载

代码说明：

这是一个简单的定时器模块使用计数器

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

DE0_Nano_SOPC_DEMO
Altera DE0-Nano 开发平台SOPC可编程片上系统实现官方Demo。(Altera DE0-Nano development platform the SOPC programmable on-chip system Official Demo.)

2013-03-18 06:16:13下载

积分：1
fpga0023202323
FPGA时序分析说明。对于高速时钟设计中的时序分析与约束有帮助(FPGA,TIME)

2010-11-01 15:49:34下载

积分：1
adv7511_hdmi
FPGA与HDMI ADV7511接口源代码(FPGA HDMI Adv7511 interface)

2020-10-08 14:37:36下载

积分：1
QSPI_FLASH_MODEL
说明： QSPI_FLASH_MODEL 可以设计时前端仿真使用(QSPI?_Flash_Model can be used in front-end simulation at design time)

2019-12-25 15:12:50下载

积分：1
8b10b_xilinx
xilinx 的8B10B编解码源码, 里面有仿真模型,用以测试验证(xilinx 8B10B encode/decode source)

2018-07-20 16:02:29下载

积分：1
数字密码锁
数字密码锁的vhdl实现，包括设置密码，修改密码，报警。

2022-08-09 06:17:11下载

积分：1
奇数奇偶校验器使用VHDL的有限状态机
An odd parity checker as an FSM using VHDL

2022-02-24 23:42:29下载

积分：1
6_USB_to_SDHC_Lab
altera max10 USB demo，使用了phy，把开发板配置成U盘模式(altera max10 USB demo，using PHY device，design a U pan)

2015-10-22 20:47:49下载

积分：1
blocking
基于verilog语言的数据选择器，包括数据选择器的测试模块 (verilog language based on the data selector, including data selection for the test module)

2007-03-22 09:05:10下载

积分：1
frequency divider
FPGA对系统50M时钟进行分频。FPGA最基本功能基础(FPGA Verilog program, key detection, program jitter elimination, jitter elimination, delay detection keys)

2019-04-27 23:35:12下载

积分：1

696516资源总数
106914会员总数
0今日下载

在 VHDL 乒乓 P 楚方法之后写的定时器模块

0 个回复

热门标签

热门下载