-
M_M
此为数学形态滤波器消燥的代码,用于一维信号,涉及一个具体的例子,需要的话可以自己修改,修改相应的结构元素。(This is a mathematical morphology filter away dry code, used to one dimensional signal, involving a concrete example, necessary can change ourselves, change the structure of the corresponding elements)
- 2013-08-29 21:36:37下载
- 积分:1
-
PCI_PIO
不足20元的PCI设计,含ABEL源代码。(PCI design less than 20Yuan ,including ABEL code)
- 2005-08-28 02:44:26下载
- 积分:1
-
lic_Xilinx_ISE_Vivado
这是Xilinx ISE 14.X以及vivado、vivado_hls的license,亲测可用(Xilinx ISE 14.x vivado, vivado_hls license, pro-test available)
- 2013-04-26 14:51:09下载
- 积分:1
-
RS-code
说明: 我测试过的!Verilog HDL实现RS编码。(I' ve tested it! RS coding Verilog HDL implementation.)
- 2010-04-12 20:30:36下载
- 积分:1
-
saa7113_vhdl-config
saa7113_配置.SAA7113视频解码系列芯片的一种,8位彩色配置(saa7113_ configuration. SAA7113 video decoder chips in an 8-bit color configuration)
- 2013-11-26 08:57:58下载
- 积分:1
-
CNN-FPGA-master
说明: 用FPGA实现CNN算法,实现CNN加速(Realization of CNN Algorithms with FPGA)
- 2019-01-21 17:04:03下载
- 积分:1
-
新建
MCP4725实现的i2c驱动程序,通过DA转换实现函数发生器(MCP4725 come ture i2c drive program,Through da conversion function generator in English)
- 2017-06-18 10:42:07下载
- 积分:1
-
verilog-code-style-specification
企业用verilog代码风格规范 本规范规定了IC设计项目开发过程中VerilogHDL源代码的编写总则、要求及模板文件。(Enterprises with verilog code style guide for the preparation of this specification General IC design project development process VerilogHDL source code, requirements and template files.)
- 2015-05-31 16:06:37下载
- 积分:1
-
FFT
FFT with fix point 2*N
- 2013-10-06 15:38:38下载
- 积分:1
-
圆形的 FIFO 缓冲区
这是在 vhdl 的简单循环的拳头在后进先出队列。缓冲区的大小和数据大小可以通过 N 和 W 的参数配置。队列最前面的是可用输出数据。两个信号控制写入和读取数据。如果缓冲区是空的还是满的两个输出信号信息。
- 2022-02-27 02:21:06下载
- 积分:1