登录
首页 » Verilog » FIFO_design

FIFO_design

于 2022-03-03 发布 文件大小:219.27 kB
0 144
下载积分: 2 下载次数: 1

代码说明:

FIFO 是首字母缩略词为第一次中,第一次出来,这是与相关的方式组织和操纵的抽象 相对于时间和优先顺序的数据。此表达式描述队列处理技术的原则或 为相互冲突的需求提供服务的订购过程的第一次来,先到先得 (FCFS) 行为: 哪里人 他们到达的顺序离开队列或等轮到在交通控制信号。 FCFS 也是 FIFO 操作系统调度算法,使每个进程的 CPU 的行话术语 他们来的顺序的时间。在更广泛的意义上,后进先出法或最后一次在第一次出的抽象是相反的 FIFO 组织的抽象。区别也许是最清晰的考虑不太常用的同义词 后进先出等 FILO (指最后一出)。本质上,两者都是一个更广义的列表的具体案件 (其中 可以访问任何位置)。区别在于不在列表中 (数据),但在访问内容的规则。其中一个 子类型将添加到一端,并从其他起飞,它的对面花和只在一端上放的东西。[] 1 从队列中移除的项特设办法的俚语变异铸造或被作为 OFFO,站立 为上-火先出。优先队列是一个变体的队列的名称 FIFO,没有资格

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • vey2v585
    说明:  该代码实现了俄罗斯方块旋转,左右移动,快速下降,计分和VGA显示等基本功能(This code realizes the basic functions of Russian square rotation, left-right movement, rapid decline, scoring and VGA display.)
    2020-06-17 19:00:01下载
    积分:1
  • CACPU
    basic cpu design in verilog
    2016-01-11 23:26:01下载
    积分:1
  • FPGAshixu
    FPGA经验总结:时序是设计出来的 我们在做详细设计的时候,对于一些信号的时序肯定会做一些调整的,但是这种时序的调整最多只能波及到本一级模块,而不能影响到整个设计。(FPGA Experience: Timing is designed to do the detailed design of our time, for some signal timing will certainly make some adjustments, but adjust this timing can only spread to up to this level of the module, but not affect the whole design.)
    2015-03-13 10:27:51下载
    积分:1
  • VHDLgoldbook
    VHDL黄金参考手册,能让你更好的学习了解VHDL语言(VHDL gold reference manual, can make you a better learn VHDL language)
    2013-12-05 16:06:19下载
    积分:1
  • w25q80 spi flash的通用读写模块
    //功能描述 //这是一个spiflash的控制程序 //写选择和读选择一样时为空操作 //写选择为1并且读选择为0时使用写模式,写模式下有数据命令的选择 //写选择为0并且读选择为1时使用读模式 //命令和数据的输入都是使用data_in //地址的输入是使用addr //目前能使用的只有写入8位的命令(通过data_in),写入数据(通过addr和data_in),读出8位数据(addr和data_out) //使用时不用检测忙位,模块会自动进行检测 //当完成读或者写时信号spifl_over会出现上升沿 //DO、Dio、cs、spi_clk_out对应spiflash的端口
    2022-05-26 22:19:07下载
    积分:1
  • AD_sample
    AD采集模块,设计模块采集AD5270的输出数据(AD Collection module Design module to collect the output data of AD5270 )
    2020-11-18 16:19:39下载
    积分:1
  • 28335 ad9959
    说明:  此代码为使用SPI 用于实现28335控制AD9959输出信号的频率、幅度(This code uses SPI The Frequency and Amplitude of AD9959 Output Signal Controlled by 28335)
    2020-06-24 02:00:02下载
    积分:1
  • mult_16
    用verilog实现对三个16位数进行相加乘法器(Three 16-digit sum of the multiplier Verilog)
    2021-01-03 10:28:55下载
    积分:1
  • QC_LDPC译码器的FPGA设计
    说明:  LDPC码的FPGA实现,用verilog语言编写(FPGA implementation of LDPC code, written in Verilog language)
    2019-11-15 06:04:33下载
    积分:1
  • data_rom
    正弦信号发生器,用VHDL来完成,抗干扰能力较强,(Sinusoidal signal generator, using VHDL to accomplish, a strong anti-interference ability,)
    2009-07-15 22:44:02下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载