-
Verilog实现IIC协议
代码属于原创,写了一天,比网传的简单明了;用Verilog语言实现的IIC通信协议,用分频计数器的方法实现SCL的输出,同样用计数器的方式确定SCL的低电平中点,在此改变SDA的值。
- 2022-02-26 09:45:52下载
- 积分:1
-
NAND FLASH控制器
NAND FLASH的控制器,Micro的样例,MCU端口有用到wishbone总线(软硬Core均可以)
- 2023-01-25 13:45:04下载
- 积分:1
-
ADS8509
FPGA驱动高输入电压范围的ADS8509芯片,采样范围广,适合前端大信号处理(FPGA drive a high input voltage range ADS8509 chip, sampling a wide range, suitable for large front-end signal processing)
- 2015-08-10 22:03:59下载
- 积分:1
-
33753129vhdl
对数计算源程序,能够在FPGA中计算某数的对数(Determined on the basis of the source, calculated in the FPGA to a certain number of log)
- 2009-06-17 19:41:57下载
- 积分:1
-
Huffman-Decoder-master
用verilog编写的huffman解码程序(huffman decoder verilog)
- 2017-12-06 15:31:44下载
- 积分:1
-
pid-vhdl
基于vhdl的pid控制器设计,可以用quartus等软件实现。数字控制系统pid设计源代码。(Pid controller based on VHDL design, can use the quartus software implementation, etc. Digital pid control system design of source co)
- 2014-05-12 21:15:37下载
- 积分:1
-
apb_uart_sv-pulpinov1
SystemVerilog 写的APB总线接口的uart 代码,带testbench.(Uart code of APB bus interface written by SystemVerilog, with testbench.)
- 2018-04-17 14:44:15下载
- 积分:1
-
AD9914原理图和gerber以及BOM表
DDS VHDL include everything of dds
AD9914
- 2019-06-03 09:40:52下载
- 积分:1
-
Verilog编写的出租车计价程序
设计一个出租车计价器,共有三个输入,分别是启动开关、计时脉冲(25MHz)、行程脉冲(每 100 米 1 个脉冲)。 输出显示为付费金额。工作原理如下:
当启动开关闭合后,显示起车费 5 元。当行程小于 5 公里时,按照 5 元显示付费。 当超过 5 公里后, 开始按照行程增加应付车费,每公里按照 1 元计费,要求每 500 米增加 0.5 元进行加法累计,并显示应付车费总额。当出现停车等待时,按照每 2 分钟折合 1 公里计费, 要求每分钟增加 0.5 元进行加法累计,并显示应付车费总额。
- 2022-09-15 13:05:04下载
- 积分:1
-
line_four
利用verilog HDL逐点比较法实现直线和圆弧插补(Use verilog HDL by-point comparison method to achieve linear and circular interpolation)
- 2020-12-01 14:59:27下载
- 积分:1