Verilog实现基于FPGA的反应测试系统

Quartus环境下多路选择器的编写代码，适合初学数字逻辑设计的进行学习(MUX in Quartus)

It is vhdl code for defining a finite state machine

有用的数字钟设计文档，有秒表、闹钟等模块，希望对大家有用！(JUST LEARN FROM IT!!ENJOY!)

PWM计数器产生各种占空比，采用IPCORE。THE SAME实现IN SPARTAN3E，SPARTAN3和获得的结果。和FSM也编码生成一个序列的101101。

DDS_AD9854_for FPGA ,FPGA开发下的verilog源代码，信号发生器(DDS_AD9854_for FPGA, verilog source code, signal generator.)

数字电路与逻辑设计实验编程，包含多功能电子钟程序，实用，简易(Digital circuits and logic design experiments programming, including multi-function electronic clock procedures, practical, simple)

说明：  在quartus下搭建的数字锁相环，能实现频率自动跟踪。(The digital phase-locked loop built under quartus can realize automatic frequency tracking.)

FPGA 的VGA显示应用。最大采样频率100M，共十个采样通道，存储深度为每通道1024位。带时间标线，显示区域可移动。最终将波形数据显示到VGA显示器上。用Quartus ii进行设计，仿真工作。最后可在开发板上进行硬件测试。

SPI控制器，基于VERILOG描述，分模块设计，共6个模块，时钟产生模块，移位模块，主模块，从模块，定义模块，顶层模块。(SPI controller, based on the VERILOG description, sub-module design, a total of six modules, clock generation module, shift module, main module, from the modules, custom module, top module.)

wm8731音频编解码芯片使用介绍,该手册里面对该芯片进行了详细的描述，对各个单元模块也进行了详细的阐述(the handbook of WM8721/WM8731L)