Verilog实现基于FPGA的反应测试系统

Verilog实现的同步模8计数器,含有.v代码,数字电路线网图以及下板照片

the interface design of pcie based on FPGA

电子时钟主要能实现如下功能：1、复位开始：时钟按开始按时分秒计时，当计到23:59:59时，跳转到00:00:00   重新开始。2、单击key1：进入时钟设置模式。3、单击key2：依次跳转要设置的位，被选中的位上的数字亮，其他位暗。4、单击key3：在已选择的位加一。5、单击key1：退出设置模式。

利用SCCB和FPGA实现视频采集的论文，对相关开发人员具有很强的参考价值！ (FPGA implementation using the SCCB and video collection of the papers, the relevant developer has a strong reference value ! )

说明：  给出了LTE系统中Turbo编码器的RSC模块FPGA实现(RSC module of LTE Turbo encode system)

Description of a sistolic arhictecture for a FFT implementation in FPGA.

32 位有符号乘法 33 周期中的，它可以轻松地提高到可变延迟乘数，可以计算出这个乘数。

使用verliog设计实现LUT查找表乘法器，通过modelsim仿真验证通过(Designed and implemented using the LUT lookup table verliog multipliers, through simulation by modelsim)

基于verilog的串口收发程序，使用组合逻辑加时序逻辑的方式编写，易于灵活修改！

说明：   基于VHDL语言数字秒表设计,在FPGA实验平台下开发(Digital stopwatch design based on VHDL, FPGA experimental platform under development)