登录
首页 » Verilog » 单周期数据通路verilog

单周期数据通路verilog

于 2022-03-04 发布 文件大小:5.32 kB
0 213
下载积分: 2 下载次数: 1

代码说明:

根据单周期数据通路的设计流程及各种控制信号设计了这个单周期 CPU在处理指令时,一般需要经过以下几个步骤:    (1) 取指令(IF):根据程序计数器PC中的指令地址,从存储器中取出一条指令,同时,PC根据指令字长度自动递增产生下一条指令所需要的指令地址,但遇到“地址转移”指令时,则控制器把“转移地址”送入PC,当然得到的“地址”需要做些变换才送入PC。    (2) 指令译码(ID):对取指令操作中得到的指令进行分析并译码,确定这条指令需要完成的操作,从而产生相应的操作控制信号,用于驱动执行状态中的各种操作。    (3) 指令执行(EXE):根据指令译码得到的操作控制信号,具体地执行指令动作,然后转移到结果写回状态。    (4) 存储器访问(MEM):所有需要访问存储器的操作都将在这个步骤中执行,该步骤给出存储器的数据地址,把数据写入到存储器中数据地址所指定的存储单元或者从存储器中得到数据地址单元中的数据。    (5) 结果写回(WB):指令执行的结果或者访问存储器中得到的数据写回相应的目的寄存器中。    单周期CPU,是在一个时钟周期内完成这五个阶段的处理。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • viterbi_soft
    维特比译码器,调用IP核,软判决输入,开发平台Xilinx Spartan-6系列FPGA(viterbi decoder, using IP core resource, soft decision input,develop platform is Xilinx Spartan-6 series FPGA)
    2021-01-17 22:58:46下载
    积分:1
  • ram_2
    简易双口ram,使用两个ram ip core,一个写的同时另一个读,并且包含按键使能和数码管以及流水灯显示(Simple dual-port ram, two ram the ip core, a write while another read, and contains buttons to enable digital pipe and the water light show)
    2012-07-08 13:05:27下载
    积分:1
  • polynomial_compute
    说明:  我自己当初用来求解arctan 暂时没有搞成ip形式 搞好了还要传git 这个代码还没有搞好,因为急需要下载东西 如果感兴趣可以联系我 邮件(this is a not full wrappered code very crude use chebyshev to caculate arctan function i m urgent to download a model from pudn so i do this.)
    2019-05-31 23:25:00下载
    积分:1
  • bark_filter_banks
    自写的巴克频带滤波器组代码,生成频带滤波器组。内涵debug:输出生成的滤波器(Barker band filter bank code that generates band filter bank. Connotation debug: output generated filter)
    2013-08-26 13:55:18下载
    积分:1
  • SP3E平台ARM7
    spartan3e 开发板上调试ARM7功能,添加了基本的IO与UART,代码包括逻辑部分与Keil C测试工程
    2022-02-21 15:59:57下载
    积分:1
  • 实战训练21 SDRAM硬件控制
    说明:  SDRAM硬件控制,fpga的verilog语言,适合学习(SDRAM hardware control, Verilog language of FPGA, suitable for learning)
    2020-04-29 11:45:16下载
    积分:1
  • FPGA_AD7822
    基于FPGA的AD转换控制器设计,AD7822,quartus II,verilog hdl(A Design of the A/D Convertion Control Module Based on FPGA)
    2011-08-26 15:06:18下载
    积分:1
  • can_latest.tar
    用verilog编写的can总线控制器,包括设计参考历程和仿真程序,以及开发文档!(Written by verilog can bus controller, including the design reference course and simulation program, and the development of the document!)
    2015-07-23 19:55:03下载
    积分:1
  • Noc
    credit base network on chip(network on chip (noc))
    2020-06-19 11:40:02下载
    积分:1
  • rs_decode_31
    RS码的FPGA编码文件,QUARTUS工程(The RS codes FPGA encoded file, QUARTUS engineering)
    2013-03-11 19:21:46下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载